可编程逻辑器件编程与配置.pptVIP

Altera可编程逻辑器件 编程与配置 概要 配置方式及典型应用 配置过程 主动串行配置 被动串行配置 JTAG配置 ByteBlasterII下载电缆 配置器件 配置方式 根据FPGA在配置电路中的角色，其配置数据可以用3种方式载入到目标器件中： FPGA主动方式 FPGA被动方式 JTAG方式 FPGA主动方式：AS 由目标FPGA来主动输出控制和同步信号（包括配置时钟）给Altera专用的一种串行配置芯片（EPCS1和EPCS4等），在配置芯片收到命令后，就把配置数据发到FPGA，完成配置过程。 Altera FPGA所支持的主动方式为主动串行AS（Active Serial）模式，只能够与Altera公司提供的主动串行配置芯片（EPCS系列）配合使用。 FPGA被动方式：PS,PPS,FPP,PPA,PSA 由系统中的其他设备发起并控制配置过程。这些设备可以是Altera的配置芯片（EPC系列），或者是单板上的微处理器、CPLD等智能设备。FPGA在配置过程中完全处于被动地位，只是输出一些状态信号来配合配置过程。 被动方式可分为以下模式： 被动串行 PS（Passive Serial） 被动并行同步 PPS （Passive Parallel Synchronous） 快速被动并行 FPP （Fast Passive Parallel） 被动并行异步 PPA （Passive Parallel Asynchronous） 被动串行异步 PSA （Passive Serial Asynchronous） JTAG方式 JTAG是IEEE1149.1边界扫描测试的标准接口。从JTAG接口进行配置可以使用Altera的下载电缆，通过QuartusII工具下载，也可以采用智能主机（Intelligent Host）如微处理器来模拟JTAG时序进行配置。 各种配置模式的典型应用 Altera FPGA系列支持的配置方式 FPGA配置过程 PS方式配置过程波形 FPGA配置过程 FPGA配置状态机 主动串行配置 单片配置 主动串行配置 配置时序 主动串行配置 多片配置 主动串行配置 AS串行配置芯片的在系统编程 被动串行配置 使用下载电缆配置 被动串行配置 使用下载电缆进行多片配置 被动串行配置 使用配置芯片配置 被动串行配置 使用级联配置芯片进行多片配置 被动串行配置 使用微处理器配置 JTAG配置方式 单片配置 JTAG配置方式 多片级联配置 ByteBlasterII下载电缆 ByteBlasterII下载电缆的一端是连接计算机并行口的25-Pin公头，另一端是连接FPGA的10-Pin插座。 ByteBlasterII下载电缆 The ByteBlaster II supports the following programming modes: Passive Serial Programming: Configures all Altera devices supported by the Quartus II software, excluding MAX 3000 and MAX 7000 devices. Active Serial Programming: Programs a single EPCS1, EPCS4, EPCS16, or EPCS64 serial configuration device. Joint Test Action Group (JTAG): Programs or configures all Altera devices supported by the Quartus II software, excluding FLEX 6000 devices. ByteBlasterII下载电缆 25-Pin信号定义 ByteBlasterII下载电缆 10-Pin信号定义 配置芯片 配置文件 配置文件类型： .sof（SRAM Object File） .pof（Programmer Object File） .rbf（Raw Binary File） .rpd（ Raw Programming Data File） .hex或.hexout（Hexadecimal File） .ttf（Tabular Text File） .sbf（Serial Bitstream File） .jam（Jam File） .jbc（Jam Byte-Code File） 配置文件 配置文件格式及用途： .sof ：如果选择配置模式为JTAG或PS方式，使用Altera的下载电缆对FPGA 进行配置时，将用到.sof文件。这个文件是QuartusII工具自动产生的