Lab2 编码器和解码器的设计.pdf

北京中教仪装备技术有限公司 实验二 简单编码器和解码器的设计 一、 实验前准备 1. EXCD-1 可编程片上系统开发板； 2. 下载线； 3. 5V 电源 二、 实验目的 进一步熟悉 ISE 软件的使用，进行简单的 VHDL 文本方式设计，学习使用 USB 电缆下载逻辑 电路到FPGA ，并能调试电路使其正常工作。熟悉数字电路集成设计的过程。 三、 实验原理 1. 编码器原理 在数字系统中，编码指将特定的逻辑信号编为一组二进制代码。能够实现编码功能的逻辑部件 N 称为编码器。一般而言，M 个不同的信号，至少需要 N 位二进制数编码。M 和 N 之间满足 2 ≥M 的 关系。在实际工作中，同时有多个输入被编码时，必须根据轻重缓急，规定好这些控制对象允许操 作的先后次序，即优先识别。能够识别信号的优先级并进行编码的逻辑部件称为优先编码器。 8-3 线优先编码器是常见编码器之一，它有 8 个输入端、3 个二进制码输出端，作用是将输入 X0～X7 八个状态分别编成 842l 码的反码输出，优先级分别从 X7 至 X0 递减。8-3 线优先编码器真值 表如表 2-1所示： 表2-1 8线 3 线优先编码器真值表 X7 X6 X5 X4 X3 X2 X1 X0 Y2 Y1 Y0 0 0 0 0 0 0 0 1 0 0 0 0 0 0 0 0 0 1 × 0 0 1 0 0 0 0 0 1 × × 0 1 0 0 0 0 0 1 × × × 0 1 1 0 0 0 1 × × × × 1 0 0 0 0 1 × × × × × 1 0 1 0 1 × × × × × × 1 1 0 1 × × × × × × × 1 1 1 2. 译码器原理 1 北京中教仪装备技术有限公司 译码是编码的反过程，译码器是将输入代码转换成特定输出信号的器件，译码器有 N 个二进制 N 选择线，那么最多可译码转换成 2 个数据。当一个译码器有 N 条输入线及 M 条输出线时，则称为 N ×M 的译码器。3 ×8 译码器是依此而来的。其真值表如表 2-3 所示： 表2-3 3 ×8 译码真值表 X2 X1 X0 Y7 Y6 Y5 Y4 Y3 Y2 Y1 Y0 0 0 0 0 0 0 0 0 0 0 1 0 0 1 0 0 0 0 0 0 1 0 0 1 0 0 0 0 0 0 1 0 0 0 1 1