基于SRS结构的MPGD读出电子学设计-Indico.PPT

主要内容 背景介绍 基于SRS结构的MPGD读出电子学设计 前端板设计 基于VA140的FEB设计 基于APV25的FEB设计 Adapter设计 基于VA140的Adapter设计 基于APV25的Adapter设计 通用FEC设计 总结 核探测与核电子学国家重点实验室 FEC FEC需要控制前端FEB与Adapter和实现数据传输 前端接口（ADC接口）：PCIe 数据缓存：DDR3,FIF0 软核处理器：Microblaze 数据传输：SFP(GTX),PHY(MAC) 配置芯片：FLASH 时钟系统： 125M时钟晶振：FPGA，PHY,GTX 40M晶振:FPGA主时钟，Adapter 核探测与核电子学国家重点实验室 FEC 核探测与核电子学国家重点实验室 前端板对FEC的管脚需求 VA140对管脚需求 Adapter板控制信号(SCLK、\CS、SDATA_A、SDATA_B)：4*8 = 32 FEB板控制信号(Ckb、Shift_in_b、VA_HOLDB、VA_DRESET、VA_test_on、Cal_sig)：6*8 = 48 APV25对管脚需求 Adapter板信号 差分控制信号(CLK_n、CLK_p、DCO_n 、DCO_p、FCO_n、FCO_p）：3*1 单端控制信号（SCLK、CSB SDIO、PDWN、SYNC、Trigger)：6*1 差分数据信号（DDATA_n、DDATA_p)：8*1 FEB板控制信号(Trigger、CLK、SCLK、SDAIN、RST、APV_I2C_EN)：6*8 类型 数量 作用 等长单端信号 74 条 相差小于50mil, 与FPGA I\O相连 等长差分信号 29 对 相差小于25mil, 与FPGA I\O相连 时钟差分信号 1 对 与40M时钟相连 时钟差分信号 1 对 与FPGA全局时钟管脚相连 差分信号 3 对 与FPGA相连 电源3.3V 8 pin 与AC/DC相连 电源5.5V 8 pin 与AC/DC相连 电源12V 6 pin 与AC/DC相连 电源-12V 6 pin 与AC/DC相连 FEC PCIe管脚定义： 核探测与核电子学国家重点实验室 主要内容 背景介绍 基于SRS结构的MPGD读出电子学设计 前端板设计 基于VA140的FEB设计 基于APV25的FEB设计 Adapter设计 基于VA140的Adapter设计 基于APV25的Adapter设计 通用FEC设计 总结 核探测与核电子学国家重点实验室 核探测与核电子学国家重点实验室 MPGD应用于ALICE等大型实验中，要求高集成度，高密度读出 采用SRS电子学框架结构，可针对不同探测器要求，设计不同的FEB和Adapter,增强了系统的可扩展性和灵活性 基于VA140的SRS系统的Adapter设计完成 基于APV25的SRS系统FEB，Adapter设计完成 通用FEC设计完成 即将进行系统测试 总结： 谢谢！ * 20世纪70年代以来，微结构气体探测器（MPGD)成为国际气体探测器研究的热点，其中GEM,Micromrgas气体探测器被广泛用于高能物理，核探测等多个领域，如ALICE,LHCb，ALIAS,CMS等大型实验。由于其读出通道数达10^3到10^4量级，就需要一个可扩展的，灵活的读出结构。SRS（Scalable Readout System）读出电子学系统是由CERN的RD51小组设计的，该设计将探测器的数据采集系统分成三块，靠近探测器的前端板FEB、进行数据采样的适配板adapt board以及后端的基于FPGA的采集卡Front-End Card(FEC)。该设计中，一方面可以通过自由的更换不同的前端板和适配板从而满足不同的探测器测量要求，大大增大设计的可拓展性。另一方面，通过组合多块FEC采集卡完成大数量通道的探测器测量。 本报告主要介绍SRS系统框架设计以及基于VA140，APV25的MPGD读出电子学设计。 * 20世纪70年代以来，微结构气体探测器（MPGD)成为国际气体探测器研究的热点，其中GEM,Micromrgas气体探测器被广泛用于高能物理，核探测等多个领域，如ALICE,LHCb，ATLAS,CMS等大型实验。由于其读出通道数达10^3到10^4量级，就需要一个可扩展的，灵活的读出结构。SRS（Scalable Readout System）读出电子学系统是由CERN的RD51小组设计的，该设计将探测器的数据采集系统分成三块，靠近探测器的前端板FEB、进行数据采样的适配板adapt board以及后端的基于FPGA的采集卡Front-End Card(FEC)。该设计中，一方面可以通过自