11时序逻辑电路析与设计.ppt

3) 用中规模集成移位计数器构成扭环形计数器 3,4D Q1 Q2 Q3 Q0 R 1,4D 3,4D 3,4D 3,4D 2,4D DSR C4 1→/2← 1 0 } M 0 3 SA SB CP SRG4 74194 0 0 0 0 1 1 0 1 1 0010 1001 0100 1010 0101 1011 0110 1101 0000 1000 1100 1110 0001 0011 0111 1111 Q0Q1Q2Q3 DSR=Q3+Q1Q2Q0 4) 扭环形计数器的特点 ① 扭环形计数器输出码为循环码，能有效防止冒险现象; ② 扭环形计数器的输出波形为： CP Q0 Q1 Q2 Q3 ③ 扭环形计数器状态的利用效率比环形计数器高, n 个触 发器构成的环形计数器有2n个有效状态, 有2n-2n个无效 状态. 例: 试设计一个能产生序列信号移位型序列 信号发生器. 解: 移位型序列信号发生器的一般框图为 组合电路 移位寄存器 … 输出 F 11.1.4 用MSI设计同步时序逻辑电路 工作原理: 将移位寄存器和外围组合电路构成一个移存型计数器，使该计数器的模和要产生的序列信号的长度相等，并使移位寄存器的串行输入信号 F（即组合电路的输出信号） 和所要产生的序列信号相一致。 组合电路 移位寄存器 … 输出 F 设计方法： 序列长度为8，考虑用3位移位寄存器。选用74194。仅 使用74194的Q0、Q1和Q2。 ① 状态划分 0 0 0 1 1 1 0 1 0 0 0 1 1 1 0 1 S1 S2 S3 S4 S5 S6 S7 S8 S1 Si=Q0Q1Q2 S1=000 S2=100 S3=110 S4=111 S5=011 S6=101 S7=010 S8=001 S1=000 右移串 行输入 输出 ② 求右移串行输入信号DSR 外围组合电路用四选一MUX实现，取Q1Q2为地址，则： Q0 Q1Q2 n n n 00 01 11 10 0 1 0 0 0 0 1 1 1 1 D0=1 D3=Q0 D1=0 D2=Q0 3,4D Q1 Q2 Q3 Q0 R 1,4D 3,4D 3,4D 3,4D 2,4D DSR C4 1→/2← 1 0 } M 0 3 SA SB CP SRG4 74194 1 1 0 1 0 1 0 1 2 3 } G 0 3 MUX 1 0 输出 Y ③ 画电路图 ① 状态划分 试设计一个能产生序列信号为10110的移位型序列 信号发生器. 例： 解： 由于序列长度为5，先对序列按3位划分。 1 0 1 1 0 1 0 s1 s2 s3 s4 s5 101 011 110 010 101 Q1Q2Q3 在S1时，要求 DSL=1 在S4时，要求 DSL=0 对序列按4位划分： 1 0 1 1 0 1 0 1 1 0 s1 s2 s3 s4 s5 1011 0110 1101 0101 1010 Q0Q1Q2Q3 ② 求左移串行输入信号DSL 00 01 11 10 00 01 11 10 Q0Q1 Q2Q3 0 1 1 1 0 × × × × × × × × × × × F=Q0n+Q3n=Q0n Q3n=DSL ③ 经检查电路可以进行自启动 4.同步十进制8421BCD码计数器 1) 电路组成和逻辑功能分析 1J 1K C1 F0 Q Q0 1 1J 1K C1 F1 Q Q1 1J 1K C1 F2 Q 1J 1K C1 F0 Q CP Q Q Q Q3 Q2 Q C ≥1 Q3 Q0 Q1 Q0 Q3 Q0 Q3Q0 Q2Q1Q0 驱动方程和输出方程： T0=1 T1=Q3Q0 n n T2=Q1Q0 n n T3=Q2Q1Q0+Q3Q0 n n n n n C=Q3Q0 n n 同步十进制加法计数器状态图 有效状态圈 无效状态 无效状态 0000 0001 0010 0011 0100 0101 0110 0111 1000 1001 1110 1111 1100 1101 1011