P区注入形成PMOS管的源.PPT

  1. 1、本文档共34页,可阅读全部内容。
  2. 2、有哪些信誉好的足球投注网站(book118)网站文档一经付费(服务费),不意味着购买了该文档的版权,仅供个人/单位学习、研究之用,不得用于商业用途,未经授权,严禁复制、发行、汇编、翻译或者网络传播等,侵权必究。
  3. 3、本站所有内容均由合作方或网友上传,本站不对文档的完整性、权威性及其观点立场正确性做任何保证或承诺!文档内容仅供研究参考,付费前请自行鉴别。如您付费,意味着您自己接受本站规则且自行承担风险,本站不退款、不进行额外附加服务;查看《如何避免下载的几个坑》。如果您已付费下载过本站文档,您可以点击 这里二次下载
  4. 4、如文档侵犯商业秘密、侵犯著作权、侵犯人身权等,请点击“版权申诉”(推荐),也可以打举报电话:400-050-0827(电话支持时间:9:00-18:30)。
查看更多
P区注入形成PMOS管的源

4、光II---有源区光刻,刻出PMOS管、NMOS管的源、栅和漏区 5、光III---N管场区光刻,N管场区注入孔,以提高场开启,减少闩锁效应及改善阱的接触。 6、长场氧,漂去SiO2及Si3N4,然后长栅氧。 7、光Ⅳ---p管场区光刻(用光I的负版),p管场区注入, 调节PMOS管的开启电压,然后生长多晶硅。 8、光Ⅴ---多晶硅光刻,形成多晶硅栅及多晶硅电阻 9、光ⅤI---P+区光刻,刻去P管上的胶。P+区注入,形成PMOS管的源、漏区及P+保护环(图中没画出P+保护环)。 10、光Ⅶ---N管场区光刻,刻去N管上的胶。 N管场区注入,形成NMOS的源、漏区及N+保护环(图中没画出)。 11、长PSG(磷硅玻璃)。 12、光刻Ⅷ---引线孔光刻。 13、光刻Ⅸ---引线孔光刻(反刻Al)。 8.7 RS触发器 p.154 2、单元配置恰当 (1)芯片面积降低10%,管芯成品率/圆片 可提高15?20%。 (2)多用并联形式,如或非门,少用串联形式,如与非门。 (3)大跨导管采用梳状或马蹄形,小跨导管采用条状图形,使图形排列尽可能规整。 5、双层金属布线时的优化方案 (1)全局电源线、地线和时钟线用第二层金属线。 (2)电源支线和信号线用第一层金属线(两层金属之间用通孔连接)。 (3)尽可能使两层金属互相垂直,减小交叠部分得面积。 7) CMOS反相器 版图流程 1. 阱——做N阱和P阱封闭图形处,窗口注入形成P管和N管的衬底 2. 有源区——做晶体管的区域(G、D、S、B区),封闭图形处是氮化硅掩蔽层,该处不会长场氧化层 3. 多晶硅——做硅栅和多晶硅连线。封闭图形处,保留多晶硅 4. 有源区注入——P+、N+区(select)。做源漏及阱或衬底连接区的注入 5. 接触孔——多晶硅,注入区和金属线1接触端子。 6. 金属线1——做金属连线,封闭图形处保留铝 7. 通孔——两层金属连线之间连接的端子 8. 金属线2——做金属连线,封闭图形处保留铝 1. 有源区和场区是互补的,晶体管做在有源区处,金属和多晶连线多做在场区上。 2. 有源区和P+,N+注入区的关系:有源区即无场氧化层,在这区域中可做N型和P型各种晶体管,此区一次形成。 3. 至于以后何处是NMOS晶体管,何处是PMOS晶体管,要由P+注入区和N+注入区那次光刻决定。 4. 有源区的图形(与多晶硅交叠处除外)和P+注入区交集处即形成P+有源区, P+注入区比所交有源区要大些。 5. 有源区的图形(与多晶硅交叠处除外)和N+注入区交集处即形成N+有源区, N+注入区比所交有源区要大些。 6. 两层半布线 金属,多晶硅可做连线,所注入的有源区也是导体,可做短连线(方块电阻大)。三层布线之间,多晶硅和注入有源区不能相交布线,因为相交处形成了晶体管,使得注入有源区连线断开。 7. 三层半布线 金属1,金属2 ,多晶硅可做连线,所注入的有源区也是导体,可做短连线(方块电阻大)。四层线之间,多晶硅和注入有源区不能相交布线,因为相交处形成了晶体管,使得注入有源区连线断开。 硅栅CMOS 版图和工艺的关系 须解释的问题: * N-Si P-well Si3N4 光刻胶 N-Si P- B+ N-Si P- N-Si P- B+ 多晶硅 N-Si P- N-Si P- B+ 光刻胶 N-Si P- As PSG N-Si P+ P- P+ N+ N+ PSG N-Si P+ P- P+ N+ N+ PSG N-Si P+ P- P+ N+ N+ VDD IN OUT P N S D D S Al 特性表实际上是一种特殊的真值表,它对触发器的描述十分具体。这种真值表的输入变量(自变量)除了数据输入外,还有触发器的初态,而输出变量(因变量)则是触发器的次态。特性方程是从特性表归纳出来的,比较简洁;状态转换图这种描述方法则很直观。 ? ? MR,P MR,N 图例: 实线:扩散区, 虚线:铝, 阴影线:多晶硅、 黑方块:引线孔 N阱 6) CMOS IC 版图设计技巧 1、布局要合理 (1)引出端分布是否便于使用或与其他相关电路兼容,是否符合管壳引出线排列要求。 (2)特殊要求的单元是否安排合理,如p阱与p管漏源p+区离远一些,使?pnp?,抑制Latch-up,尤其是输出级更应注意。 (3)布局是否紧凑,以节约芯片面积,一般尽可能将各单元设计成方形。 (4)考虑到热场对器件工作的影响,应注意电路温度分布是否合理。 3、布线合理 布线面积往往为其电路元器

文档评论(0)

wumanduo11 + 关注
实名认证
内容提供者

该用户很懒,什么也没介绍

1亿VIP精品文档

相关文档