0章组合逻辑2.ppt

4. 根据逻辑表达式画出逻辑图。 ?1 A B B C F (1) 若用与或门实现 A B C F (2) 若用与非门实现 例2：七段显示译码器 二---十 进制编码 显示译码器 显示器件 在数字系统中，常常需要将运算结果用人们习惯的十进制显示出来，这就要用到显示译码器。 显示器件：常用的是七段显示器件。 b c d e f g a a b c d f g a b c d e f g 1 1 1 1 1 1 0 0 1 1 0 0 0 0 1 1 0 1 1 0 1 e ?? 七段显示器件的工作原理： D C B A 0 0 0 0 0 0 0 1 0 0 0 2 1 0 0 1 ?? 1 1 1 1 0 1 1 a _1 01 1 0 1 0 1 1 1 D C B A 00 01 11 10 11 10 01 00 1 0 1 1 1 1 1 1 0 0 ? ? ? ? ? ? _1 01 1 0 1 0 1 1 1 a …. 化简逻辑函数 显示译码器：(集成电路) 1 14 74LS49 B C BI D A e a b c d f g Ucc GND 74LS49的管脚图 消隐控制端 74LS49的功能表（简表） 输 入 输 出 显 示 DCBA BI a?g 1 0 XXXX 0000000 消隐 8421码 译码 显示字型 完整的功能表请参考教材P258（5）。 教材P269（6）。 74LS49与七段显示器件的连接： 74LS49是集电极开路，必须接上拉电阻 b f a c d e g b f a c d e g BI Q3 +5V +5V Q2 Q1 Q0 比较器的分类： （1）仅比较两个数是否相等。 （2）除比较两个数是否相等外，还要比较两个数的大小。 第一类的逻辑功能较简单，下面重点介绍第二类比较器。 例3：数字比较器 一、一位数值比较器 功能表 A=B A B AB AB A=B 逻辑图 逻辑符号 ?1 A B AB AB 二、多位数值比较器 比较原则： 1. 先从高位比起,高位大的数值一定大。 2. 若高位相等，则再比较低位数，最终结果由低位的比较结果决定。 请根据这个原则设计一下：每位的比较应包括几个输入、输出？ A、B两个多位数的比较： Ai Bi 两个本位数 （AB）i-1 （A=B）i-1 （AB）i-1 低位的比较结果 （AB）i （A=B）i （AB）i 比较结果向高位输出 每个比较环节的功能表 四位集成电路比较器74LS85 A3 B2 A2 A1 B1 A0 B0 B3 B3 (AB)L (A=B)L (AB)L AB A=B AB GND A0 B0 B1 A1 A2 B2 A3 UCC 低位进位 向高位位进位 (AB)L (A=B)L (AB)L AB A=B AB 例：七位二进制数比较器。（采用两片85） （AB）L （AB）L AB A=B AB A5 B5 A4 B4 0 0 A6 B6 （A=B）L （AB）L （AB）L AB A=B AB A1 B1 A0 B0 A3 B3 A2 B2 （A=B）L ? 0 1 0 ? 74LS85 74LS85 * 电子技术 第十章 组合逻辑电路 （续前） 数字电路部分 第十章 组合逻辑电路 §10.1 概述 §10.2 组合逻辑电路分析举例 §10.3 组合逻辑电路设计举例 §10.4 几种常用的中规模组件 §10.5 利用中规模组件设计组合 电路 §10.2 .1逻辑电路分析概述 逻辑电路 组合逻辑电路 时序逻辑电路 现时的输出仅取决于现时的输入 除与现时输入有关外还与电路原来的状态有关 研究组合电路无非是两方面的问题: 2. 已知对逻辑功能的要求,要求设计一个电路 来实现它。 1.已知电路图,要求分析清楚它的逻辑功能 分析步骤大致如下： 列出输入输出状态的真值表表并得出结论。 由给定的逻辑图 写出逻辑关系表达式 用逻辑代数或卡诺图对逻辑函数进行化简。 设计步骤大致如下： 确定实际问题的逻辑含义 列出真值表 用逻辑代数或卡诺图对逻辑函数进行化简。 写出逻辑代数式 按化简了的代数式画出逻辑图 例1： A B F §10.2.1 组合逻辑电路分析举例 C’ C’ =A?B 半加、全加器 真值表 特点：输入相同为“0”； 输入不同为“1”。 异或门 =1 A B F C’ 0 0 0 1 B A C’ ? = C’ 若把AB分别看成一位二进数 半加器 半加器: 只考虑了本位的两个数二进制数相加, 而