第2章(EDA课件).ppt

2.9 逻辑门电路使用中的几个实际问题 2、 CMOS驱动TTL ---增加驱动电流问题 采用专用器件作接口 … … 4049 4050 40107 2 10 2.9 逻辑门电路使用中的几个实际问题 二、TTL与CMOS门电路外接负载问题 三、抗干扰措施 自学 1、多余输入端的处理措施 2、去耦合电容 每个芯片加接0.1μF电容滤除开关噪声，同时将10--100μF的电容与直流电源并联，滤除不需要的频率成分 3、接地及安装工艺 * －－构成数字逻辑电路的基本元件 * 当t ＝ t1 时，vi 突变到 －VR ，理想时，二极管应立即截止，电路中只有很小的反向电流 。但实际并非如此，见图 * 产生反向恢复过程的原因是电荷存储效应所引起的（在此不细讲）。反向恢复时间就是存储电荷消失所需要的时间，一般在纳秒数量级。 * 产生反向恢复过程的原因是电荷存储效应所引起的（在此不细讲）。反向恢复时间就是存储电荷消失所需要的时间，一般在纳秒数量级。 * * * * （动画:用蓝字当TTL反相器?I由3.6V变0.2V的瞬间激活动画：图中的?I 处画 箭头闪动--- T1 的基极标上0.9V---- T2、T3 显绿色---T1 的集电极标上1.4V----由T1 的集电极向发射极沿T1 慢慢画出一条曲线表示T1 管产生导通电流) * （动画:用蓝字当TTL反相器?I由3.6V变0.2V的瞬间激活动画：图中的?I 处画 箭头闪动--- T1 的基极标上0.9V---- T2、T3 显绿色---T1 的集电极标上1.4V----由T1 的集电极向发射极沿T1 慢慢画出一条曲线表示T1 管产生导通电流) * TTL与非门各级工作状态 * 集电极开路门的缺点： 由于OC门输出不是推拉式(Totem)结构，电路的上升延迟很大，这是因为： T3退出饱和状态很慢； 对输出负载电容的充电电流只能通过外接的RL来提供。因此，输出波形的上升沿时间很大。 2.4.6 TTL或非门、OC门和三态门电路 * 3. 三态与非门(TSL ) 三态钳位电路 R 1 R 2 R 4 V CC T4 L T3 R3 T1 与非门 A B CS T5 T6 T7 R5 R6 6 V CC D 3.6V 1.4V 0.7V 当CS= 1时 CS 数据输入端 输出端L A B 1 0 0 1 0 1 1 1 0 1 1 1 0 0 三态与非门真值表 =AB 2.4.6 TTL或非门、OC门和三态门电路 * R 1 R 2 R 4 V CC T4 L T3 R3 T1 与非门 A B CS T5 T6 T7 R5 R6 6 V CC D 当CS= 0时 0.2V 0.9V 低电平 0.9V 开路 CS 数据输入端 输出端L A B 1 0 0 1 0 1 1 1 0 1 1 1 0 0 × × 高阻 3. 三态与非门(TSL ) 三态与非门真值表 A B CS L 高电平使能 = = 高阻状态 与非功能 Z L AB L CS = 0 ____ CS =1 2.4.6 TTL或非门、OC门和三态门电路 * 另一种形式的三态与非门： CS 数据输入端 输出端L A B 0 0 0 1 0 1 1 1 0 1 1 1 0 1 × × 高阻 3. 三态与非门(TSL ) 三态与非门真值表 低电平使能 = = 高阻状态 与非功能 Z L AB L CS = 1 ____ CS =0 A B CS L 2.4.6 TTL或非门、OC门和三态门电路 * 三态与非门的应用：两个三态门和总线相连 电路1、2只能有一个处于正常态 若要求D1向BUS传送，则应有： 若要求D2向BUS传送，则应有： 1 BUS 2 2.4.6 TTL或非门、OC门和三态门电路 * 三态与非门的应用：双向传输 当CS = 0时，门1工作，门2禁止，数据从A送到B； 当CS = 1时，门1禁止，门2工作，数据从B送到A。 2.4.6 TTL或非门、OC门和三态门电路 * 2.6 CMOS逻辑门电路 2.6.1 CMOS反相器 2.6.2 CMOS门电路 2.6.3 BiCMOS门电路 2.6.4 CMOS传输门 2.6.5 CMOS逻辑门电路的技术参数 2.6.0 复习MOS管的有关知识 * 2.6.0 复习MOS管的有关知识 大规模集成芯片集成度高，所以要求体积小，而TTL系列不可能做得很小，但MOS管的结构和制造工