PCB与信号完整性工程设计原理及方法.pdf

PCB与信号完整性分析基础 PCB与信号完整性分析基础 目录 目录 前言 信号完整性（Signal Itegrity）概念 信号完整性（Signal Itegrity）原理 信号完整性仿真技术 信号完整性工程设计应用 现代电子设计的挑战 现代电子设计的挑战 不断缩小的特征尺寸 信号边缘速率越来越快 片内和片外时钟速率越来越高 高速问题更加突出 系统和板级SI、EMC问题更加突出 越来越强的电路功能(SOC) 电路的集成规模越来越大 I/O数越来越多 物理实现难度加大 单板互连密度不断加大 越来越强的市场竞争 推向市场的时间不断减少 开发成本成为主要推动力 设计周期缩短 一次性设计成功的挑战 高速系统带来的挑战 高速系统带来的挑战 Digital Clock Frequencies are Increasing: doubling every 2 years! 10000 ) z H 1000 M ( y c 100 n e u q e 10 r F k c o 1 l C 1970 1980 1990 2000 2010 Introduction Year All noise effects increase as rise times decrease and clock frequencies increase 现实世界的现状 现实世界的现状 现在的设计有成百上千的高速信号。 各种工艺、器件和信号类型有不同的信号质量要求： 3.3V 器件由不同于5V器件的噪声裕量 时钟信号由不同于总线的时序要求 PCI总线由不同于ISA总线的过冲限制 印制板上的互连线对信号有明显的影响，必须加以分析。 没有任何一种设计指南完全覆盖现在的所有设计。 对标准设计指南的强制应用，必将造成过头的设计，增加了制造成本和 复杂程度。 关键信号和总线必须基于实际情况加以设计和分析。 信号完整性设计工程就是解决以上问题 随着系统速度的提高问题将更加复杂 随着系统速度的提高问题将更加复杂 GROUND BOUNCE TRANSMISSION RADIATED NO LINE DELAY EMISSIONS INTERCONNECT SIGNAL DELAYS DISTORTION PACKAGE CROSSTALK MODELING