使用分离共平面在印刷电路板设计减少串音改善静电放电耐受度.pdf

輔仁大學電子工程學系碩士在職專班碩士論文 指導教授：李永勳 教授 使用分離共平面在印刷電路板設計減少串音改 善靜電放電耐受度 Reducing Crosstalk for Improving Electrostatic Discharge Immunity Using Separated Common Plane in Printed Circuit Board Design 研 究 生：江正雄 撰 中華民國 九十六 年 七 月 使用分離共平面在印刷電路板設計減少串音改善靜電放電耐受度 Reducing Crosstalk for Improving Electrostatic Discharge Immunity Using Separated Common Plane in Printed Circuit Board Design 研 究 生 : 江正雄 Student : Cheng-Hsiung Chiang 指導教授 : 李永勳 Advisor : Yuang-Shung Lee 輔仁大學 電子工程學系碩士在職專班 碩士論文 A Thesis Submitted to Department of Electronic Engineering College of Science and Engineering Fu Jen Catholic University in Partial Fulfillment of the Requirements for the Degree of Master of Science in Electronic Engineering July 2007 Taipei, Taiwan, Republic of China. 中華民國 九十六 年 七 月 使用分離共平面在印刷電路板設計減少串音改善靜電放電耐 受度 學 生 : 江正雄 指導教授 : 李永勳 博士 輔仁大學電子工程學系碩士在職專班 摘要 目前電子設備及產品設計的趨勢是上升時間短、訊號速度快、電 流需求更大、和更低的工作電壓，所以靜電放電對於產品設計人員變 成日益嚴重的問題。本論文主要是針對如何在印刷電路板上改善靜電 放電耐受度以加強產品可靠性。首先討論的是IEC61000