现代计算机组成原理08 16位流水线CPU设计.pdf

现代计算机组成原理 潘 明 潘松 编著 科学出版社 科学出版社 第 8 章 16位流水线CPU设计 8.1 流水线CPU的结构 图8-1 流水线CPU的结构 8.2 指令系统设计 指令系统的完备性 指令系统的高效性 指令系统的规整性 指令系统的兼容性 图8-1 流水线CPU的结构 8.2 指令系统设计 图8-1 流水线CPU的结构 8.2 指令系统设计 8.2 指令系统设计 8.2.1寄存器型 (R-型) 图8-2 R-型指令 ADD R1,R2,R3 8.2 指令系统设计 8.2.2 寄存器立即数型(RI-型) 图8-3 RI-型指令 ADDI R1,R2,0FH 8.2 指令系统设计 8.2.3 立即数型 (I-型) 图8-4 I-型指令 MVIL R1,FFH 8.2 指令系统设计 8.2.4 立即移位型 (SI-型) 图8-5 SI-型指令 RORI R1,R2,2H 8.3 数据通路设计 8.3.1 R-型数据通路 图8-6 R-型 ALU 指令的数据通路 8.3 数据通路设计 8.3.2 RI-型数据通路 图8-7 RI-型 ALU 指令的数据通路 8.3 数据通路设计 8.3.3装入字数据通路 图8-8 装入字数据通路 8.3 数据通路设计 8.3.4存储字数据通路 图8-9 存储指令的数据通路 8.3 数据通路设计 8.3.5寄存器转移数据通路 图8-10 转移指令数据通路 8.4流水线各段设计和功能描述 8.4.1 Stage 1取指令段 图8-11 IF Stage 1 的结构 8.4流水线各段设计和功能描述 8.4.1 Stage 1取指令段 1．功能描述 （1）取指令及锁存。 （2 ）地址计算。 （3 ）检验指令的合法性。 （4 ）同步控制。 2．模块划分和实现 【例8-1 】 library ieee; use ieee.std_logic_arith.all; use ieee.std_logic_1164.all; 8.4流水线各段设计和功能描述 use ieee.std_logic_signed.all; use ieee.std_logic_unsigned.all; ENTITY pcselector IS PORT(nextpc, branchpc, retpc, retipc : IN STD_LOGIC_VECTOR(15 DOWNTO 0); sel : IN STD_LOGIC_VECTOR(3 DOWNTO 0); 8.4.1 Stage 1取指令段 ne