DEasy TMRtool V1.6.0 使用说明书.pdf

1 一、DEasy TMRtool V1.6.0 简介 1 （一）三模设计的作用 2 （二）三模设计中的问题 2 1.触发器的输入信号来自异步时钟域 3 2.异步FIFO 4 二、 DEasy TMRtool V1.6.0 软件的功能 6 （一）实现三模冗余设计规则检查 6 （二）可深入黑盒子模块内部进行规则检查 6 （三）定制特殊的模块，解决三模设计难题 7 （四）实现三模冗余设计结果自动修正 8 三、DEasy TMRtool V1.6.0 软件使用说明 8 （一）工作流程和界面介绍 8 （二）软件主界面 9 （三）设计输入和设计解析 9 （四）输入管脚时钟域设置 9 （五）三模设计规则检查 11 （六）三模冗余设计模块生成 14 2 （七）修改XTMR 结果EDIF 文件 15 四、DEasy TMRtool V1.6.0 设计实例 16 （一）跨时钟域信号处理 16 （二）跨时钟模块 18 （三）FIFO 19 3 一、DEasy TMRtool V1.6.0 简介 三模冗余系统简称TMR(Triple Modular Redundancy) ，是最常 用的一种容错设计技术，被广泛应用在需要高可靠性和安全性的 控制领域中。三个模块同时执行相同的操作，以多数相同的输出 作为表决系统的正确输出，通常称为三取二。三个模块中只要不 同时出现两个相同的错误，就能掩蔽掉故障模块的错误，保证系 统正确输出。由于三个模块互相独立，两个模块同时出现错误事 件概率极小，从而极大的提高了系统的可信性。三模冗余技术以 其简单、高可靠的特性，被广泛使用在针对 FPGA 中单粒子翻转 （Single-Event Upset，SEU ）的容错验证。 三模冗余即可由用户手动完成，也可依靠工具完成。传统的 三模冗余工具，可以实现三模冗余设计，也可进行配置被冗余项， 但实际使用过程中，我们发现用户在使用传统工具进行添加三模 冗余设计时，反而对整个FPGA 系统设计，带来很多问题和困难， 其往往不仅不能增加系统的可靠性，还会带来很多不易调试的错 误。鉴于此，目前用户在进行 FPGA 设计中，很少使用三模冗余 工具进行设计。 北京数易神州科技有限公司设计的DEasy TMR Tool，根据多 年三模冗余设计的实践经验，从用户实际使用角度对三模冗余设 计工具进行了重新开发和完善。该工具解决了传统三模设计工具 在进行三模设计中存在的问题和不足，能使用户简单快速地实现 三模冗余设计，极大提高了用户在FPGA 设计中的可靠性。 1 （一）三模设计的作用 基于SRAM 工艺的 FPGA 可以根据不同功能需要反复编程， 其性能与容量远远高于反熔丝和Flash 工艺的FPGA。在国内外航 天器电子系统中应用最为广泛的就是Xilinx 公司的Virtex 各系列 FPGA 产品。 基于SRAM 的现场可编程门阵列 （Field Programmable Gate Array ）对于带电粒子的辐射特别敏感，尤其是近年来高密度集成 芯片的出现，电路容量增大、操作电压降低使得它们在辐射环境 下的可靠性降低，粒子和 PN 结相互作用引起一种暂态故障，采 用三模冗余技术能有效的排除故障解决根本问题。 （二）三模设计中的问题 由于FPGA 的设计非常复杂，为保证其设计的可靠性，通常 采用三模冗余设计来保证整个系统的可靠性。但是不完善的三模 冗余设计工具本身会给 FPGA 冗余设计带来很多问题和错误。如 果不能解决工具自身存在的问题和不足，三模冗余设计，不仅不 能提高系统的可靠性，还会降低系统的可靠性，甚至使系统出错。 整个 FPGA 设计包含多个不同时钟域，当信号穿过不同的时 钟域时，需要使用特殊技巧的电路设计，以保证信号的正确性。 这些特殊电路设计，其复杂度本身就很高，而且又要实现三模冗 余技术，使得整个系统设计更加复杂，不仅不能实现容错功能， 还会带来新的错误。