- 1、本文档共27页,可阅读全部内容。
- 2、有哪些信誉好的足球投注网站(book118)网站文档一经付费(服务费),不意味着购买了该文档的版权,仅供个人/单位学习、研究之用,不得用于商业用途,未经授权,严禁复制、发行、汇编、翻译或者网络传播等,侵权必究。
- 3、本站所有内容均由合作方或网友上传,本站不对文档的完整性、权威性及其观点立场正确性做任何保证或承诺!文档内容仅供研究参考,付费前请自行鉴别。如您付费,意味着您自己接受本站规则且自行承担风险,本站不退款、不进行额外附加服务;查看《如何避免下载的几个坑》。如果您已付费下载过本站文档,您可以点击 这里二次下载。
- 4、如文档侵犯商业秘密、侵犯著作权、侵犯人身权等,请点击“版权申诉”(推荐),也可以打举报电话:400-050-0827(电话支持时间:9:00-18:30)。
查看更多
eda习题解答
《EDA 技术实用教程》部分习题解答
习题四
习题4-5 列表详细说明 MAX+plusII 中prim.mf 和 mega_lpm 库中的内容和用法。
答:prim :基本的元件
mf :主要是74 系列芯片的逻辑元件
mega_lpm :参数可定制的复杂逻辑元件
⊕习题4-7 用 74139 组成一个 5-24 线译码器。
解:共使用 3 片 74139 作 6 个 2-4 译码
图
习题4-8 用 74283 加法器和逻辑门设计实现一位 8421BCD 码加法器电路,输入输出均是 BCD 码,CI 为
低位的进位信号,CO 为高位的进位信号,输入为两个 1 位十进制数 A ,输出用 S 表示。
解:如果二进制的和大于 9,需要再加上 6 来补成 BCD 码
2
第 1 章 概述
图
习题4-9 设计一个 7 人表决电路,参加表决者 7 人,同意为 1,不同意为 0,同意者过半则表决通过,绿
指示灯亮;表决不通过则红指示灯亮。
解:方法有多种,仅举一例。
有多个 1 位全加器构成。
图
其中 1 位全加器的原理图如下:
图 1 位全加器
3
第 1 章 概述
习题4-10 使用 prim 和 mf 库中的元件设计一个周期性产生二进制序列 01001011001 的序列发生器,用移
位寄存器或用同步时序电路实现,并用时序仿真器验证其功能。
解:给出一种解法
习题4-11 用 D 触发器设计 3 位二进制加法计数器。
解:注意 D 触发器级联时应取非端,否则只能作分频器
下图是异步计数器方式,同步计数器方式请读者自行考虑
习题 4-12 用 D 触发器构成按循环码(000-001-011-111-101-100-000)规律工作的六进制同步计数
器。
解:用同步计数器来实现。(事实上要求设计的是一个袼雷码计数器)
考虑不同状态时,对应的 DFF 输入端的值:
Q2 Q1 Q0 000 001 011 111 101 100
D2 0 0 1 1 1 0
D1 0 1 1 0 0 0
4
第 1 章 概述
D0 1 1 1 1 0 0
D 0 Q2 +Q2Q1
D 1 Q2Q0
D 2 Q2Q0 +Q2Q1
×习题4-13 应用 4 位全加器和 74374 构成 4 位二进制加法计数器。
习题 4-14 用 74194、74273、D 触发器等器件组成 8 位串入并出的转换电路,要求在转换过程中数据不
变,只有当 8 位一组数据全部转换结束后,输出才变化一次。
5
第 1 章 概述
×如果使用 74299、74373、D 触发器和非门来完成上述功能,应该有怎样的电路?
习题 4-15 用一片 74163 和 2 片 74138 构成一个具有 12 路脉冲输出的
文档评论(0)