有哪些信誉好的足球投注网站- 1、本文档共30页，可阅读全部内容。
- 2、有哪些信誉好的足球投注网站（book118）网站文档一经付费（服务费），不意味着购买了该文档的版权，仅供个人/单位学习、研究之用，不得用于商业用途，未经授权，严禁复制、发行、汇编、翻译或者网络传播等，侵权必究。
- 3、本站所有内容均由合作方或网友上传，本站不对文档的完整性、权威性及其观点立场正确性做任何保证或承诺！文档内容仅供研究参考，付费前请自行鉴别。如您付费，意味着您自己接受本站规则且自行承担风险，本站不退款、不进行额外附加服务；查看《如何避免下载的几个坑》。如果您已付费下载过本站文档，您可以点击 这里二次下载。
- 4、如文档侵犯商业秘密、侵犯著作权、侵犯人身权等，请点击“版权申诉”（推荐），也可以打举报电话：400-050-0827(电话支持时间：9:00-18:30)。
查看更多
EDA课程设计-vhdl语言-12.24小时时钟-乐曲播放电路-函数信号发生器
附录
一、12/24小时数字时钟VHDL设计
，
1 系统顶层逻辑图：
时序仿真波形
管脚定义以及锁定
2，分频模块。
①各个分频模块的模块图：
②，分别对应的仿真波形：
③50mhz分频至1k模块代码：
end process;
library ieee; process(co)
use ieee.std_logic_unsigned.all; begin
use ieee.std_logic_1164.all; if coevent and co=1 then
entity wh4574_divto1k is count2=not count2;
port(clk50m:in std_logic; end if;
clk1k:out std_logic); end process;
end wh4574_divto1k; clk1k=count2;
architecture behav of wh4574_divto1k is end behav;
signal count1:std_logic_vector(14 downto
0); 50mhz分频至2k模块代码：
signal count2:std_logic; library ieee;
signal co:std_logic; use ieee.std_logic_unsigned.all;
begin use ieee.std_logic_1164.all;
process(clk50m) entity wh4574_divto2k is
begin port(clk50m:in std_logic;
if clk50mevent and clk50m=1 then clk2k:out std_logic);
if count1=110000110100111 then end wh4574_divto2k;
count1=000000000000000; architecture behav of wh4574_divto2k is
co=1; signal count1:std_logic_vector(13 downto
else 0);
count1=count1+1; signal count2:std_logic;
co=0; signal co:std_logic;
end if; begin
end if;
文档评论（0）