FPGA静态时序分析.pdf

FPGA静态时序分析 1 课程安排 • FPGA设计基本流程 • 静态时序分析基本概念 • 寄存器的基本参数 • 时钟参数满足的条件 • 实例：电路的时序分析方法 2 课程安排 • FPGA设计基本流程 • 静态时序分析基本概念 • 寄存器的基本参数 • 时钟参数满足的条件 • 实例：电路的时序分析方法 3 FPGA 设计流程 设计规范 设计导入/RTL实现 - 面向结构或功能的描述 RTL 仿真 - 功能仿真 - 确认逻辑功能不考虑延时等因素 M512 LE 综合 M4K I/O - 将设计转化成和器件相关的描述 - 优化以达到面积和性能的要求 布局布线 - 将逻辑实体映射到目标器件中去，并使其满足面 积和性能的要求。 - 确定布线需要的资源 4 FPGA 设计流程 tclk 时序分析 - 确认性能满足要求 - 静态时序分析 门级模拟 - 时序仿真 - 确认设计在目标工艺中的正常工作 板级模拟测试 - 仿真版设计 - 板上程序测试 5 系统规划和预算 • 系统功能的总体规划： • 功能集的定义； • 端口的定义； • 模块的基本划分和功能定义： • 每个模块应该完成的功能； • 模块之间的接口定义； • 模块间通讯的问题一定要考虑好，硬件通信的成本 一般比较大。 6 设计的整体规划 • 设计规模的初步估计，大致应该选择哪一层次的 芯片； • 设计时序的宏观规划： • 频率和时钟结构； • 可能的关键路径，着重优化； • 模块的进一步细化，考虑可重用性等的规划： • 可以考虑基本单元，比如加法、乘法器和寄存 器等。 7 设计实现 • 用电路框图或者HDL描述实现自己的设计： • 简单的设计可以用电路框图；