数字集成电路习题.pdf

习题1 试证明1 阶RC 网络的传播延时等于0.69τ 。 习题2 计算反相器在一个时钟周期内，从电源消耗的能量和负载电容消耗的能量。 习题3 如图反相器链，画出图中各个节点一个周期的波形。 习题4 估算宽长比为10:1 的NMOS 在以下两种情况下，漏源间电阻大小。 习题5 以表3.5 数据为例，估算W/L=0.36um/0.24un，LD=LS=0.625um，NMOS 在以下情况 的栅源、栅漏、源衬底和漏衬底结电容。 解：VGS=VDS=2.5V，管子工作在饱和区。 2 栅沟电容CGC=W*L*Cox=0.36um*0.24um*6fF/um =0.52fF 栅与源漏区的交叠电容Cov=CGSO=CGDO=W*Co=0.36um*0.31fF/um=0.11fF 栅电容C =C +2Cov=0.52 fF +2*0.11 fF=0.74fF G GC 栅源电容CGS=2CGC/3+Cov=2*0.52fF/3+0.11=0.46fF 栅漏电容CGD=Cov=0.11fF 管子的源区和衬底都接地，所以源衬底扩散结处于零偏状态。有 2 C =W*L *C =0.36um*0.625um*2fF/um =0.45fF s,bottom D j0 C =(W+2L )*Cj =(0.36um+2*0.625um)*0.28um/fF=0.45fF s,sw D sw0 CSB= Cs,bottom + Cs,sw =0.45fF+0.45fF=0.9fF 管子的漏区接2.5V，衬底接地，所以漏衬底扩散结处于反偏状态。有 C =W*L *C /(1-V /φ )mj D,bottom D j0 D b 2 0.5 =0.36um*0.625um*2(fF/um )/[1-(-2.5V)/0.9V] =0.23fF C =(W+2L )*Cj /(1-V /φ )mjsw D,sw D sw0 D bsw =(0.36um+2*0.625um)*0.28(um/fF)/[1-(-2.5V)/0.9]0.44 =0.25fF CDB= CD,bottom + CD,sw =0.23fF+0.25fF=0.48fF 习题6 如图所示时钟分布网络。相邻节点之间导线长5mm，宽3um，采用多晶硅实现。导 线末端负载电容100fF。 A ）对于 5V 电源，从源端到末端的最大延迟5ns 的要求，计算时钟驱动需提供的平均电流 （忽略导线电阻和电感）。 B）多晶硅导线电阻计入，将每段导线用π 网络模拟，画出等效电路，并标注响应的电阻和 电容。 C ）计算从驱动源端到节点R 的时间常数。 解： A ）如表4.2 ，对于5mm 长3um 宽的多晶硅导线，集总电容 Cwire=Cpp+Cfringe =W*L*Carea+2*L*Cfringe 3 2 3 =3um*5*10 um*88aF/um +2*5*10 um*54aF/um =1320fF+540fF =1860fF 不考虑导线电阻和电感，则驱动器S 端看到的是各段多晶硅导线的集总电容以及导线末 端的负载电容，所有电容是并联的。可得 Cload= Cwire +Cext = 7*1860fF+4*100fF =13420fF 由电容特性 iC = C*dV/dt 可得 iC = 13420fF*2.5V/5ns =6.71mA B）如表4.5 ，多晶硅的方块电阻是150~200Ω/ □，硅化多晶硅的方块电阻是4~5Ω/ □，为 了减小导线的寄生电阻，这里采用硅化多晶硅作为互连线。对于