数电课程计电子钟.docVIP

数字电子技术课程设计报告 1.设计题目：多功能数字时钟的电路设计 2.设计目的： 数字时钟是采用数字电路实现“时”、“分”、“秒”数字显示的计时装置。原理上讲是一种典型的数字电路，其中包括了组合逻辑电路和时序电路等。数字钟钟表的数字化在提高报时精度的同时，也大大扩展了它的功能，诸如定时自动报警、按时自动打铃、时间程序自动控制、定时广播、定时启闭路灯等。并且与机械式时钟相比具有更高的准确性和直观性，且无机械装置，具有更更长的使用寿命，因此得到了广泛的使用。 因此，我们此次设计与制做数字钟就是为了了解数字钟的原理，从而学会制作数字钟.而且通过数字钟的制作进一步的了解各种在制作中用到的中小规模集成电路的作用及实用方法.且由于数字钟包括组合逻辑电路和时序电路.通过它可以在实践中进一步学习与掌握各种组合逻辑电路与时序电路的原理与使用方法。 3.设计任务与要求 设计指标 时钟显示功能，能够以十进制显示“时”、“分”、“秒”。具有校准时、分的功能。整点自动报时，在整点时，便自动发出鸣叫声，时长1s。 选做： 闹钟功能，可按设定的时间闹时。 日历显示功能。将时间的显示增加“年”、“月”、“日”。 设计要求 画出电路原理图（或仿真电路图）； 元器件及参数选择； 制作要求： 自行装配和调试，并能发现问题和解决问题 编写设计报告 写出设计与制作的全过程，附上有关资料和图纸，有心得体会。 4.数字钟的基本原理及电路设计 4.1数字钟的构成 数字钟实际上是一个对标准频率（1HZ）进行计数的计数电路。一个具有计时、校时、报时、显示等基本功能的数字钟主要由振荡器、分频器、计数器、译码器、显示器、校时电路、报时电路等七部分组成。石英晶体振荡器产生的信号经过分频器得到秒脉冲，秒脉冲送入计数器计数，计数结果通过“时”、“分”、“秒”译码器译码，并通过显示器显示时间。数字钟的整机逻辑框图如下： 图 1数字钟整机逻辑图 4.2单元电路原理与设计 振荡电路 石英晶体振荡器的特点是振荡频率准确、电路结构简单、频率易调整，它是电子钟的核心，用它产生标准频率信号，再由分频器分成秒时间脉冲。用反相器与石英晶体构成的振荡电路如图3所示。利用两个非门G1和G2自我反馈，使它们工作在线形状态，然后利用石英晶体Z1来控制振荡频率。振荡器振荡频率的精度与稳定度基本上决定数字钟的准确度，晶振频率越高，计时准确度越高。此次使用的石英晶振频率是32768 Hz时，则振荡器输出频率为32768 Hz。 图3 石英晶体振荡电路 分频电路 时间标准信号的频率很高，要得到秒脉冲，需要分频电路。在数字时钟中，通常由晶体振荡器发出的脉冲经过整形、分频获得1Hz的秒脉冲。此次电路中，分频器由芯片CD4060 14和芯片CD451构成。 CD4060由一振荡器和14级二进制串行计数器位组成，振荡器的结构可以是RC或晶振电路，CR为高电平时，计数器清零且振荡器使用无效。所有的计数器位均为主从触发器。在CP1(和CP0)的下降沿计数器以二进制进行计数。在时钟脉冲线上使用斯密特触发器对时钟上升和下降时间无限制。其引脚图如图4。 图4 ?CD4060引脚功能图 芯片CD4518是二、十进制（8421编码）同步加计数器，内含两个单元的加计数器。每单个单元有两个时钟输入端CLK和EN，可用时钟脉冲的上升沿或下降沿触发。并采用并行进位方式，只要输入一个时钟脉冲，计数单元Q1翻转一次；当Q1为1，Q4为0时，每输入一个时钟脉冲，计数单元Q2翻转一次；当Q1=Q2=1时，每输入一个时钟脉冲Q3翻转一次；当Q1=Q2=Q3=1或Q1=Q4=1时，每输入一个时钟脉冲Q4翻转一次。这样从初始状态（“0”态）开始计数，每输入10个时钟脉冲，计数单元便自动恢复到“0”态。其引脚图如图。 秒脉冲发生电路 由电路1和电路2组合而成。脉冲发生器，是数字钟的核心部分，它的精度和稳定度决定了数字钟的质量。此次脉冲发生电路是由振荡器32768 Hz晶振和分频器CD4060、CD4518组成。通过将32768 Hz的频率15次二分频后可获得1Hz的脉冲输出。脉冲发生电路的电路图如图6。 图6 CD4060秒脉冲发生器电路 脉冲发生电路仿真电路图： 计数器 整个计数器电路由秒计数器、分计数器、时计数器串接而成。秒计数器和分计数器相似，各由一个十进制计数器和一个六进制计数器串接组成，形成两个六十进制计数器。时计数器可由两个十进制计数器串接并通过反馈接成二十四制计数器。 此次电路设计中均主要用芯片74LS161四位二进制同步计数器来实现时分秒计数器。 74LS161功能表： 74LS161时序图： 60进制计数器。当计数到59时清零并重新开始计数。个位部分的设计：利用4 位二进制同步计数器74LS161设计10进制计数器显示秒的个位 。