由i｝lll定时单元ll错码发生器i显示-青岛大学.pdf

维普资讯 第 16卷第4期 青 岛 大 学 学 报 V01．16No．4 2003年 12月 JOURNALOFQINGDAOUNIVERSITY Dec． 2003 文章编号：1006—1037(2003)04．0072．04 基于 VHDL语言的循环码编译码系统的设计 董介春，李学桂 (青 岛大学 自动化工程学院，山东 青岛266071) 摘要：介绍了循环码编译码系统的特点。以一个(15，6)循环码为例，使用硬件描述语言 VH L对该系统进行了设计，并使用FPGA对描述 电路进行了综合，得到了该系统的顶 层 电路，最后下载到PLD芯片上。 关键词 ：VHDL；PLD；循环码 中图分类号 ：TN914．3 文献标识码 ：A 随着计算机通信的Et益发展，传输数据的场合越来越多。串行数据的差错检验是保证数据传输正确的 必要手段，而循环码是差错码中最常用的一种编码。 循环码是线性分组码中最重要的一种子类，它除了具有分组码 的线性外，还具有循环性，其码字结构一 般用符号(n，惫)表示，其中，n是该码组中的码元数，是是信息码元位数，r= —k是监督码元位数 l【J。循环 码具有许多特殊的代数性质，这些性质有助于按照要求的纠错能力系统地构造这类码，能简化译码算法，并 且 目前发现的大部分线性码与循环码有密切关系。 已有循环码编译码系统大多以标准逻辑器件(如中小规模 1vrL系列、CMOS系列)按传统数字系统设计 方法设计而成，其主要缺点是逻辑规模小、功耗大、可靠性低。 随着大规模、超大规模集成电路的发展，以及 电子设计 自动化水平的提高，这种制约正在被逐渐消除。 本文介绍了用VHDL语言设计的循环码编译码系统，并用FPGA予以实现。 l 循环码编译码系统的结构 I信码发生器r_1辅忖_赫_ll 一 i—I Ⅲ f f 一 一l ” 循环码编译码系统结构图如图1所示。由定时单 ； fI 元(控制信号生成单元)、信码发生器、编码器单元、模拟 由 l定时I单元ll错}码发l生器I显l示 错码发生器、错码位置计算单元、纠错单元组成。其中 ： I 错码位置计算单元和纠错单元合在一起构成译码器。 L_ 信源 显示 2 vHDL语言的特点 信道 图1 循环码编译码系统框图 VHDL语 言 (VHSIC HardwareDescriptionLan— guage，VHSIC即为VeryHighSpeedIntegratedCircuit的缩写词)是一种行为描述语言2【J，其编程结构类似 于计算机中的C语言，在描述复杂逻辑设计时，非常简洁，具有很强的逻辑描述和仿真能力，是未来硬件设 计语言的主流。 运用VHDL语言设计系统一般采用 自上而下分层设计的方法 3【]，首先从系统级功能设计开始，对系统 高层模块进行行为描述和功能验证。这样 ，在电路细节设计之前，先对系统的功能和结构进行验证，可对存 在的问题早发现早修改，提高设计效率。完成系统的功能验证后，就可以将抽象的高层设计，自顶而下逐级 细化，直到所用PLD(可编程逻辑器件)结构相对应的逻辑描述。在细化的过程中，对 电路结构清楚的模块 收稿 日期：2003—09—03 作者简介：t[7~$(1967一)．男，高级实验师，工学硕士．现从事EDA方面的教学与研究工作。