一试验目的与任务-read.doc

哈尔滨理工大学 学院：计算机 班级：计05-1 姓名：杨继伟 一、实验目的与任务： 1 1．目的 1 二、实验前的准备工作（包括资料查找、相关知识准备等） 1 1．知识准备 1 2．资料查找 2 三、实验用的主要设备与材料 2 1．硬件 2 2．软件 2 四、实验内容与方法： 3 1.模型机的基本结构 3 2．实验内容 3 3．实验方法 5 程序如下： 6 五、实验结果分析 7 六、参加实验的收获与体会 7 七、指导老师评语 8 一、实验目的与任务： 1．目的： 数字电子技术是当前发展最快的学科之一。数字电路的设计过程和方法也在不断的发展和完善。由于半导体技术的迅速发展，微型计算机的广泛应用，所以数字电子技术在现代科学技术领域中占很重要的地位，应用也更加广泛随着现代社会的电子科技的迅速发展，要求我们要理论联系实际，数字电子逻辑课程设计的进行使我们有了这个非常关键的机会，通过这种综合性训练，要达到以下的目的和要求：巩固和应用课程中所学的基本理论和方法语言编制的小型模块培养独立思考、独立准备资料、独立实验的能力。这次课程设计是在指导老师的带领下，由学生自主设计并完成的，主要训练和提高的有以下几个方面：plusII开发软件，设计各个模块编程实现基本模型计算机，其中最主要的是CPU的设计。 （2）独立完成运算器的设计，并下载仿真。 （3）编写代码检验基本模型机的运行。 二、实验前的准备工作（包括资料查找、相关知识准备等）： 1．知识准备： （1）复习掌握，并对各种元器件的功能和应用有所了解。并对其在电路中的作用进行分析。plusII开发软件，掌握相关操作，了解综合器（逻辑综合）与适配器（布局布线等。 （5）学习verilog语言，掌握基本模块设计，会编写小程序。 2．资料查找： [1]常晓明，李媛媛著，Verilog-HDL工程实践入门，北京航空航天大学出版社。 [2]J.Bhasker著，孙海平等译，Verilog HDL综合实用教程，清华大学出版社。 [3]罗克露，单立平，刘辉，俸至刚著，俸远祯主审，计算机组成原理，电子工业出版社 [4]蔡良伟主编，数字电路与逻辑设计，西安电子科技大学出版 三、实验用的主要设备与材料： 1．硬件： ·实验平台：LP2900是以Altera EPF10K10TC144-4CPLD晶片为核心所设计出来的多功能逻辑电路设计实验平台。本实验平台共分CPLD晶片板、I/O元件实验板、PC印表机下载界面电路与电源等四部分。 ·计算机 ·电子元件 2．软件： ·MAX—PLUSSII 四、实验内容与方法： 1.模型机的基本结构 CPU由运算器（包含运算部件和一部分寄存器）和控制器（另一部分寄存器、微明令产生部件、时序系统等）组成。由CPU内部的总线将这些部件连接起来，实现它们之间的信息交换。 2．实验内容： （1）运算器组织 基本的运算器组织包含如下逻辑组成：实现基本运算、逻辑运算功能的ALU提供操作数与暂存运算结果的寄存器组、有关的判别逻辑等。将这些功能模块连接成一个整体时，需要解决两个问题，其一，如何向ALU提供操作数？这里我们采用的方法是在ALU输入端加锁存器（8位的寄存器）。其二，寄存器组采用什么样的结构?这里采用同时向ALU提供两个操作数。运算器结构如下： 基本模型机指令系统如下表所示。指令系统设置十二条简单指令：九条双字节指令（采用直接寻址方式），三条单字节指令 助记符号 指令格式 操作功能 ADD A,addr 00 addr A A+(addr) SUB A,addr 10 addr A A-(addr) ANDD A,addr 20 addr A A(addr) XORR A,addr 30 addr A A^(addr) LD A,addr 40 addr A (addr) STO A,addr 50 addr (addr) A JMP addr 60 addr PC (addr) SKZ Z,addr 70 addr ZERO=0, PC (addr) CALL addr 80 addr 栈 PC , PC (addr) RET 90 PC 栈 IN A A0 A 输入端口 OUT A B0 输出端口 A 注：addr为操作数地址/转移地址/子程序调用地址。ccum_out）=0时，零标志位ZERO=0。 3．实验方法 (1) 运算器模块alu设计 1）alu模块是一个触发器，采用负边沿触发，向运算器赋值的过程是靠alu_clk的打入脉冲将运算结果打入到锁存器中。 这里采用负边沿