学习情景七.ppt

学习情景七 1位二进制全加器的设计 * * 并行语句(Concurrent Statements) 进程语句(Process Statements)。 块语句(Block Statements)。 并行信号赋值语句(Concurrent Signal Assignments)。 简单信号赋值语句 选择信号赋值语句 条件信号赋值语句 元件例化语句(Component Instantiations)，其中包括类属配置语句。 生成语句(Generate Statements)。 并行语句在结构体中的使用格式如下： ARCHITECTURE 结构体名 OF 实体名 IS 说明语句 BEGIN 并行语句 END ARCHITECTURE 结构体名 1 块语句结构(BLOCK) BLOCK 语句的表达格式如下： 块标号 : BLOCK [(块保护表达式)] 接口说明 类属说明 BEGIN 并行语句 END BLOCK 块标号 ; 块语句结构(BLOCK) ... b1 : BLOCK SIGNAL s1: BIT ; BEGIN S1 = a AND b ; b2 : BLOCK SIGNAL s2: BIT ; BEGIN s2 = c AND d ; b3 : BLOCK BEGIN Z = s2 ; END BLOCK b3 ; END BLOCK b2 ; y = s1 ; END BLOCK b1 ; ... 全加器 LIBRARY IEEE; USE IEEE. std_logic_1164.ALL; ENTITY f_adder IS PORT ( ain, bin , cin : IN std_logic; sum, cout : OUT std_logic ); END f_adder; ARCHITECTURE e_ad OF f_adder IS SIGNAL so1, co1, co2 : std_logic; BEGIN h_adder1 : BLOCK --半加器u1 BEGIN PROCESS( ain,bin ) BEGIN so1=NOT(ain XOR (NOT bin)); co1= ain AND bin; END PROCESS; END BLOCK h_adder1; h_adder2: BLOCK --半加器u2 SIGNAL so2 : std_logic; BEGIN so2 = NOT(so1 XOR (NOT cin)) ; co2=so1 and cin ; sum=so2; END BLOCK h_adder2; or2 : BLOCK --或门u3 BEGIN PROCESS (co2, co1) BEGIN cout= co2 OR co1; END PROCESS; END BLOCK or2; END e_ad; 例中的RTL电路图（Synplify综合） 2 进程语句 进程语句不是单条语句。而是由顺序语句组成的程序结构，其基本格式如下： [进程标号]：process[(敏感信号表)] [is] [进程说明语句] begin 顺序语句 end process[进程标号]； 可见，进程语句结构主要包括三个部分：进程说明部分和 顺序语句描述部分、敏感信号表。 在进程说明语句中可以定义一些局部量，包括数据类型、变量、常数、属性、子程序等。这些定义只在本进程中有效。 顺序语句说明部分可以使用前面一节中介绍的顺序语句对电路功能进行描述。进程中的顺序语句往往具有顺序/并行双重特性。 敏感信号表中需列出用语本进程的信号名，一旦其中任意一个信号发生变化，进城就被启动，进程中的语句就执行