网站大量收购闲置独家精品文档,联系QQ:2885784924

现代计算机系统部件设计.ppt

  1. 1、本文档共34页,可阅读全部内容。
  2. 2、有哪些信誉好的足球投注网站(book118)网站文档一经付费(服务费),不意味着购买了该文档的版权,仅供个人/单位学习、研究之用,不得用于商业用途,未经授权,严禁复制、发行、汇编、翻译或者网络传播等,侵权必究。
  3. 3、本站所有内容均由合作方或网友上传,本站不对文档的完整性、权威性及其观点立场正确性做任何保证或承诺!文档内容仅供研究参考,付费前请自行鉴别。如您付费,意味着您自己接受本站规则且自行承担风险,本站不退款、不进行额外附加服务;查看《如何避免下载的几个坑》。如果您已付费下载过本站文档,您可以点击 这里二次下载
  4. 4、如文档侵犯商业秘密、侵犯著作权、侵犯人身权等,请点击“版权申诉”(推荐),也可以打举报电话:400-050-0827(电话支持时间:9:00-18:30)。
查看更多
现代计算机系统部件设计

第九章 现代计算机系统部件设计 9.1 现代计算机设计技术 EDA技术: EDA技术依赖功能强大的计算机,在EDA工具软件平台上,对以硬件描述语言为系统逻辑描述手段完成的设计文件,自动地完成逻辑编译、逻辑化简、逻辑分割、逻辑综合、结构综合(布局布线),以及逻辑优化和仿真测试,直至下载到可编程逻辑器件CPLD/FPGA或专用集成电路ASIC芯片中,实现既定的电子线路系统功能 EDA技术 EDA技术的自顶向下的设计方法 ①. 采用硬件描述语言,在系统的基本功能或行为级上对设计的产品进行描述和定义,结合多层次的仿真技术,在确保设计的可行性与正确性的前提下,完成功能确认; ②. 利用EDA工具的逻辑综合功能,把功能描述转换成某一具体目标芯片的网表文件,并将它输出到该器件厂商的布局布线适配器,进行逻辑映射及布局布线; ③. 利用产生的仿真文件进行功能和时序验证,以确保实际系统的性能。 EDA设计流程 现代计算机设计技术 FPGA器件都采用SRAM查找表结构的编程工艺 硬件描述语言HDL(Hardware Description Language) 常见的HDL:VHDL、Verilog HDL、SystemVerilog、SystemC VHDL语言 VHDL是1983年由美国国防部(DOD)发起创建,由IEEE(The institute of E1ectrical and E1ectronics Engineers)进一步完善并在1987年作为“IEEE标准1076”发布 1993年,IEEE公布了新版本的VHDL,即IEEE标准的1076-1993版本 必威体育精装版公布的VHDL标准版本是IEEE 1076-2002 VHDL语言具有很强的电路行为描述、结构描述和建模能力,能从多个层次对数字系统进行建模和描述,简化硬件设计任务,提高了设计效率和可靠性 计算机组成部件设计 算术逻辑运算部件ALU设计 简单计算机设计 寄存器读写控制电路 简单计算机设计 复位信号clr和时钟信号clk 11个控制信号:Cp、Ep、Lm、Er、Ei、Li、WR、Lab、Su、Eu和S1 11个信号的各种取值构成了计算机的控制字 计算机控制字的每种取值都确定计算机的一种状态,即控制计算机的一个微操作 控制字取值的变化,就决定了计算机的不同动作 控制信号由控制器产生 指令系统设计 指令功能及编码 指令微操作的分配 (1) LB指令 节拍1:节拍线A=1,置EP=1,Lm=1,clk上升沿使PC→MAR,并且B=1;即PC发出访存地址并进入第2拍; 节拍2:节拍线B=1,置Er=1,Li=1,CP=1,clk上升沿使ROM→IR,PC+1→PC,并且C=1;进入第3拍; 节拍3:节拍线C=1,指令线LB=1,置Ei=1,Lm=1,S1=1,clk上升沿使指令编码IR3—IR0→MAR,并且D=1;进入第4拍; 节拍4:节拍线D=1,指令线LB=1,置Ei=1,Er=1,WR=1,clk上升沿把从ROM中读出的8位数据送入一个通用寄存器(由IR5IR4和WR共同决定),并且A=1,即回到第1拍,进入下一条指令的取指周期。 指令微操作的分配 (2) ADD RX1,RX2指令 节拍3:节拍线C=1,指令线ADD=1,置Ei=1,Lab=1,clk上升沿使RX1→A,RX2→B,并且D=1;即通用寄存器内容读出至临时寄存器并进入第4拍, 节拍4:节拍线D=1,指令线ADD=1,设置Eu=1,Ei=1,WR=1,clk上升沿把加法运算结果送入一个通用寄存器(由IR5IR4和WR共同决定),并且A=1,回到第1拍。 指令微操作的分配 (3) SUB RX1,RX2指令 节拍3:节拍线C=1,指令线SUB=1,置Ei=1,Lab=1,clk上升沿使RX1→A,RX2→B,并且D=1;即通用寄存器内容读出至临时寄存器并进入第4拍。 节拍4:节拍线D=1,指令线SUB=1,设置Su=1,Eu=1,Ei=1,WR=1,clk上升沿把减法运算结果送入一个通用寄存器(由IR5IR4和WR共同决定),并且A=1,回到第1拍。 控制器设计 控制字真值表 控制器设计 控制字的逻辑表达式简化 控制器设计 程序设计 存储器分配 QuartusⅡ设计和仿真 1位寄存器R 运算器ALU 4位地址寄存器MAR 四位地址译码器电路dec4 ROM 指令寄存器IR 1位计数器pc1 4位计数器PC 寄存器读写控制电路R_rw 控制器CNTR 控制器CNTR 计算机整机CMPTR 功能仿真 作业 1、3、4 * * 9.1 现代计算机设计技术 9.2 计算机组成部件设计 建立项目 选择目标器件及参数 1位全加器设计 1位加减法器设计 1位算术逻辑运算单元AL

文档评论(0)

ailuojue + 关注
实名认证
内容提供者

该用户很懒,什么也没介绍

1亿VIP精品文档

相关文档