条件推测性十进制加法器的优化设计designof-电子与信息学报.pdf

第 38 卷第 10 期 电 子 与 信 息 学 报 Vol.38No.10 2016 年 10 月 Journal of Electronics Information Technology . Oct. 2016 条件推测性十进制加法器的优化设计 崔晓平* 王书敏 刘伟强 董文雯 (南京航空航天大学电子信息工程学院 南京 210016) 摘 要：随着商业计算和金融分析等高精度计算应用领域的高速发展，提供硬件支持十进制算术运算变得越来越 重要，新的 IEEE 754-2008 浮点运算标准也添加了十进制算术运算规范。该文采用目前最佳的条件推测性算法设 计十进制加法电路，给出了基于并行前缀/进位选择结构的条件推测性十进制加法器的设计过程，并通过并行前缀 单元对十进制进位选择加法器进行优化设计。采用 Verilog HDL 对 32 bit, 64 bit 和 128 bit 十进制加法器进行描述 并在 ModelSim 平台上进行了仿真验证，在 Nangate Open Cell 45nm 标准工艺库下，通过 Synopsys 公司综合工具 Design Compiler 进行了综合。与现有的条件推测性十进制加法器相比较，综合结果显示该文所提出的十进制加法 器可以提升 12.3%的速度性能。 关键词：十进制加法；条件推测十进制加法；并行前缀；进位选择加法器 中图分类号：TN431.2 文献标识码：A 文章编号：1009-5896(2016)10-2689-06 DOI: 10.11999/JEIT151416 Design of Optimized Conditional Speculative Decimal Adders CUI Xiaoping WANG Shumin LIU Weiqiang DONG Wenwen (College of Electronic and Information Engineering, Nanjing University of Aeronautics Astronautics, Nanjing 210016, China) Abstract: There are increasing interests in hardware support for decimal arithmetic due to the demand of high accuracy computation in commercial computing, financial analysis, and other applications. New specifications for decimal floating-point arithmetic have been added to the revised IEEE 754-2008 standard. In this paper, the algorithm and architecture of decimal addition is studied comprehensively. A decimal adder is designed by using the parallel-prefix/carry-select architecture. The parallel-prefix unit is used to optimize the decimal carry select adder. The decimal adder has been realized by Verilog HDL and simulated with ModelSim. The synthesis results of this design by Design Compiler is also gi