试验五二进制加法电路-mipaper.pdf

國立中央大學通訊工程系 數位邏輯實驗課程講義 copyright@ 2011 NCU/CE   實驗五：二進制加法電路 一、實驗目的： 了解二進制加法電路 二、實驗原理： 1.加法器 我們這裡所談到的加法器指的是二進位加法器。二進位 加法器分為“半加法器＂( half - adder ) 和“全加法器＂ ( full – adder ) 。這兩者之間的差異在於是否能同時處理前一 次運算結果的“溢位＂( carry ) 。半加法器只有兩個輸入 ( input bits ) 和兩個輸出 ( output bits ) ，用以紀錄運算結果 與溢位情形，因此，如果前一步驟中有產生溢位，那麼，半 加法器受限於輸入數目的影響將無法處理前一步驟的溢 位。換句話說半加法器只能做單一輪迴的計算。如欲改善這 個缺點，我們只要組合兩個半加法器成為一個全加法器便可 以解決這個問題了。因為，全加法器有三個輸入、兩個輸出； 除了兩個輸入用以紀錄輸入數值外，另多一個輸入用以紀錄 前一步驟運算結果所產生的溢位。如此一來只要串聯數個全 加法器，加法的運算過程便可以持續做下去。至於它的兩個 輸出和半加法器一樣，一個用以記錄輸入相加後的結果，另 一個則用以紀錄溢位的結果。 2. 以半加法器 ( half - adder ) 為例子，說明算數電路設計流程： ( 1 ) 建立真值表 ( Truth Table ) ： 將輸入及所對應之輸出填入如下之表格。對一個二 進位的半加法器而言，輸出為輸入兩個 bits ( x 、y )的 和，我們將它記為 S ( Sum ) ，但需注意的是，兩個binary number 相加仍可能產生溢位，所以我們必須增加一個 輸出來記錄溢位，將它記為 C ( Carry ) 。依此，我們建 立如下的真值表 (表一) ： x y C S 5‐1    國立中央大學通訊工程系 數位邏輯實驗課程講義 copyright@ 2011 NCU/CE   0 0 0 0 0 1 0 1 1 0 0 1 1 1 1 0 (表一) ( 2 ) 依 (表一) ，利用K-map 找出輸出的布林函數 ( Boolean Function ) ： 利用 (表一) ，將輸入及輸出之對應關係做成下表： S ( Sum ) ： C ( Carry ) ： y y y y y y x 0 1