试验二加法器与数据选择器alu-北航计算机学院教学试验中心.pdf

实验二 加法器与数据选择器、ALU 计算机教学实验中心 2012/9/3 计算机教学实验中心 1 一、上次实验总结 总体效果可以，除个别同学外，均能很好的完 成既定目标，但是时间花费太多 以后实验报告由课代表收齐于第二天（上午） 送到F116，再隔一天下午取回。（例如：周一 晚上做实验，周二交实验报告，周三下午由课 代表取回） 预习效果不明显，希望今后加强 一定要看实验指导教材，如何下载，如何操作 实验台 2012/9/3 计算机教学实验中心 2 二、本次实验 基本要求： 1、图形法设计4位加法器 2、文本法设计32 位加法器 3、分别采用图形法和文本法设计4选1数据选择器 4 、设计ALU 选作： 1、采用并行扩展方式将1位全加器扩展为4位加法器 2、双4选1数据选择器扩展成为16选1数据选择器 2012/9/3 计算机教学实验中心 3 三、加法器 什么是加法器 加法器是数字电路中用来完成加法运算的算术运算 电路，由于乘法、除法和减法运算均可以变换为加法运 算，因此加法运算电路的应用十分广泛。 加法器的分类 加法器可以分为半加器、全加器以及多位加法器。 2012/9/3 计算机教学实验中心 4 SO A B A=⊕B A B + CO AB 全加器的电路图和真值表 2012/9/3 计算机教学实验中心 5 串行方式扩展得到多位加法器 串行进位加法器是依次将低位全加器的进位输出端 CO接到高位全加器的进位输入端CI，加法从低位开始， 高位全加必须等低位进位来到后才能形成，因此完成加 法的时间较长。 优点是电路比较简单，连接方便；缺点是运算速度 不高且串行进位的延迟级数与位数成正比。 2012/9/3 计算机教学实验中心 6 并行方式扩展 并行进位加法器考虑设置专用的进位形成电路同时 产生各位的进位Cn 。 每一位的进位只由两个加数决定，而与低位的进位 无关。多位加法器的加法运算可以同时进行，而不必等 到低位的进位到来后才进行，提高了运算速度。 并行进位加法器又称超前进位加法器或快速进位加 法器。 2012/9/3 计算机教学实验中心 7 四、选择器 什么是数据选择器 数据选择器又称多路开关（多路器），它是以“与 或非”门或以“与或”门为主体的组合逻辑电路。它在 选择控制信号的作用下，能从多路平行输入数据中任选 一路数据作为输出。 2012/9/3 计算机教学实验中心 8 利用使能端扩展数据选择器 利用辅助电路，通过控制使能端，片选芯片，从而 实现扩展。