第2章 BJTU-DSP5502实验系统简介.pdf

第 2 章 BJTU-DSP5502 实验系统简介 第 2 章 BJTU-DSP5502 实验系统简介 BJTU-DSP5502实验箱是北京交通大学电信学院电工电子教学基地自行开发的一套 DSP信号处理硬件实验系统。实验箱内包括BJTU-DSP实验板和SEED-XDS510PLUS仿真器 以及相关配件。实验箱强大的信号处理能力、丰富的外围实验电路以及丰富的实验程序， 完全可以满足大学本科、研究生和教师科研工作的综合信号处理实验设备。 基本概况 ■采用TMS320VC5502@300MHz，实现高速（600MMACS ）运算和大容量存储 片上存储器： I-Cache ： 8K×16-位 DARAM ： 32K×16-位 Boot ROM ： 16K×16-位 片上外设： 64-位Timer ： 4路 McBSP ： 3通道 DMA ： 6通道 IIC ： 1通道 UART ： 1通道 8 ／16-位HPI ： 1通道 ■ 外扩SDRAM，基本配置为2M×32-位，100MHz ■ 外扩Flash ，最大容量为512K×16-位，基本配置为256K×16-位，70ns ■ 外扩IIC 串口的EEPROM ，基本配置为16K×8-位 ■ AC97 标准的Audio音频接口。 Codec双声道、立体声输入／输出，最高采样频率是96KHz ■ UART 接口，接口标准为可配置的RS232 ／RS422 ／RS485 ，其中一路可以 与TMS320VC5502 本身的串口切换，实现TMS320VC5502 的串口引导，1.5Mbaud ■ 符合USB2.0 标准的高速Host 端接口，最高速度为480Mb/s ■ 具有硬件加密功能，有效保护开发者知识产权 ■ 标准化的扩展总线，包括地址与数据总线、控制总线，及片上外设资源的扩展 图2-1 是BJTU-DSP5502板功能框图。 1 第 2 章 BJTU-DSP5502 实验系统简介 图2-1 BJTU-DSP5502板功能框图 2.1 TMS320VC5502存储空间的配置 TMS320VC5502 的程序／数据存储空间采用统一编址，整个寻址空间大小为16M 字 节（bytes ），其中片内DARAM 占64K 字节，ROM 占32K 字节，其余存储空间被映射到 片外4 个CE3~CE0 片选的子空间。 32K字节的片内ROM 受VC5502 的ST3寄存器中的MPNMC状态位控制。当 MPNMC=1 时，32K片内ROM被屏蔽。MPNMC 的状态由上电复位时采样引脚BOOTM[2:0] 的状态决定，当BOOTM[2:0]为000B或100B时，MPNMC = 1 ；否则MPNMC = 0 。 TMS320VC5502通过外部存储器接口（EMIF ）访问片外存储器，EMIF 由32-位数据 线D[31:0] 、20-位地址线A[21:2] 、4-位字节使能线BE[3:0] 、4-位片选线CE3 ~CE0和各类 存储器的读／写控制信号ARE/ SADS/SDCAS/