第二讲：430的时钟与定时器.pdf

南京航空航天大学大学生科技中心 第 二讲 MSP430的时钟与定时器 第一节： 1.UCS 的概述 UCS （Unified Clock System）是msp430 单片机的时钟管理系统。 是一个近乎每次写程序都会使用到的模块。 学习完本节后，通常情况下，msp430 单片机的每个main 函数的第二句（第一句 为看门狗初始化）都将是UCS 初始化配置语句。 同时，对任意一款单片机的上手，GPIO 通常是第一个学习点，而时钟系统往往 就是第二个学习点。 2.结构图 提醒： 矩形框代表一子模块（如OSC 、FLL ）； 框边界上的引出线代表信号线，是真实的内部或外部线路； 最左端为起始（如从晶振信号开始），最右端为输出，输出处理后的信号； 竖放的梯形框为选择器，只能从中任选一种模式； 1 南京航空航天大学大学生科技中心 实心方点表示某一寄存器或寄存器位，用来配置，其上英文为标志名。 3.UCS 说明 3.1 时钟源 （5 个）： XT1CLK: 晶振1 时钟 VLOCLK: 内部低速时钟 REFOCLK: 内部低速参考时钟，32.768KHz DCOCLK: Internal digitally-controlled oscillator (DCO)产生的时钟 XT2CLK: 晶振2 时钟 注：器件带DCO 表示可以不外接晶振也能工作，但是内部时钟信号由RC 震荡电 路产生，通常频率不够准确，故在有外接晶振时不推荐使用。 3.2 时钟信号 （3 种） ACLK: 辅助时钟信号，低速，典型值32.768KHz MCLK: 主时钟，高速，为系统主频 SMCLK: 子系统主时钟，通常用来给外围器件提供时钟信号 4.主要寄存器 UCSCTL4: 时钟信号源选择寄存器。含SELA 、SELM 、SELS （都3 位）3 个属性，分别用来 配置3 个时钟信号的时钟源。 对应关系如下： 000b = XT1CLK 001b = VLOCLK 010b = REFOCLK 011b = DCOCLK 100b = DCOCLKDIV 101b = XT2CLK UCSCTL5: 时钟信号分频配置寄存器。用来在选定时钟信号的时钟源后进行可选的分频。 含如下属性 （都3 位）： DIVAP: 配置ACLK 在外部输出端口上的分频 DIVA: 配置ACLK 的分频 DIVM: 配置MCLK 的分频 DIVS: 配置SMCLK 的分频 分频倍数对应关系为： 000b =1 分频（即不分频） 001b = 2 分频 010b = 4 分频 011b = 8 分频 100b = 16 分频 101b = 32 分频 UCSCTL6: 配置晶振相关的寄存器。部分重要属性如下： XT2DRIVE ：（2 位）晶振2 频率调节，配置该寄存器以为晶振进行足够的供电。 2 南京航空航天大学大学生科技中心 其属性如下： 00b:4~8MHz 01b: 8~16MHz 10b: 16~24MHz 11b: 24~32MHz XT2BYPASS : （1 位）晶振2 旁路选择寄存器，置1 时旁路（为晶振供电但不使用） XT2OFF: （1 位）晶振2 关闭选择，置1 时为不使用晶振2，只有在未被旁路时可 配置。 XT1DRIVE、XT1BYPASS、XT1OFF：对晶振1 操作，方法与晶振2 一样 SMCLKOFF: （1 位）SMCLK 时钟信号关闭选择位，置1 时可关闭SMCKL 时钟信号 其他未说明部分参见UG UCS 章节。 5.UCS 的配置 步骤： 1）GPIO 第二功能选择，选择为晶振1，晶振2 模式 2 ）清XT1OFF、TX2OFF 位，置该位为0，防止晶振被失能。 3 ）检测并等待晶振稳定 4