考研南京大学计算机组成原理lecture19.pdf

Lecture 19: CPU Design (Multiple Cycle) 多周期处理器的设计多周期处理器的设计 多周期处理器的设计多周期处理器的设计 主要主要内内容容 主主要要 内内容容 °多周期数据通路实现思想多周期数据通路实现思想 多周期数据通路实现思想多周期数据通路实现思想 °单周期数据通路和多周期数据通路的差别单周期数据通路和多周期数据通路的差别 单周期数据通路和多周期数据通路的差别单周期数据通路和多周期数据通路的差别 • 通过简要分析通过简要分析LOAD指令分阶段执行过程指令分阶段执行过程，以加深理解单周，以加深理解单周 通过简要分析通过简要分析 指令分阶段执行过程指令分阶段执行过程，，以加深理解单周以加深理解单周 期和多周期数据通路的差别期和多周期数据通路的差别 期和多周期数据通路的差别期和多周期数据通路的差别 °多周期通路中存储单元的多周期通路中存储单元的“竞争竞争”问题及其解决思路问题及其解决思路 多周期通路中存储单元的多周期通路中存储单元的 竞争竞争 问题及其解决思路问题及其解决思路 °详细分析详细分析7条指令在多周期通路中的执行过程条指令在多周期通路中的执行过程 详细分析详细分析 条指令在多周期通路中的执行过程条指令在多周期通路中的执行过程 °在分析执行过程基础上在分析执行过程基础上，分析每个周期内控制信号的取值，分析每个周期内控制信号的取值，生，生 在分析执行过程基础上在分析执行过程基础上，，分析每个周期内控制信号的取值分析每个周期内控制信号的取值，，生生 成相应的状态成相应的状态 成相应的状态成相应的状态 °综合生成所有指令的状态转换图综合生成所有指令的状态转换图 综合生成所有指令的状态转换图综合生成所有指令的状态转换图 °根据状态转换图根据状态转换图，生成控制器输出的逻辑表达式，生成控制器输出的逻辑表达式 根据状态转换图根据状态转换图，，生成控制器输出的逻辑表达式生成控制器输出的逻辑表达式 °根据逻辑表达式根据逻辑表达式，用，用PLA(硬布线硬布线)实现控制逻辑实现控制逻辑 根据逻辑表达式根据逻辑表达式，，用用 硬布线硬布线 实现控制逻辑实现控制逻辑 Drawback of Single Cycle Processor °单周期处理器的CPI为1，所有指令执行时间都以最长的load指令为准 °最长指令时间为: Cycle time must be long enough for load instruction PC’s Clock -to-Q + Instruction Memory Access Time + Register File Access Time + ALU Delay (address calculation) + Data Memory Access Time + Register File Setup Time + Clock Skew °时钟周期远远大于其他指令实际所需的执行时间，效率极低 • R-type指令、立即数运算指令不需要读内存 • Store指令不需要写寄存器 • 分支指令不需要访问内存和写寄存器 • Jump 不需要ALU运算，不需要读内存，也不需要读/写寄存器 多周期处理器的实现思想多周期处理器的实现思想 多周期处理器的实现思想多周期处理器的实现思想 °单周期处理器的问题根源: • 时钟周期以最复杂指令所需时间为准，太长！ °解决思路: • 把指令的执行分成多个阶段，每个阶段在一个时钟周期内完成 - 时钟周期以最复杂阶段所花时间为准 - 尽量分成大致相等的若干阶段 - 规定每个阶段最多只能完成1次访存或寄存器堆读/写或ALU • 每步都设置存储元件，每部执行结果都在下个时钟开始保存到相应单元 °多周期处理器的好处: • 时钟周期短 • 不同指令所用周期数可以不同，如： - Load ：five cycles