FPGA信号发生器设计.docVIP

目 录 （修改过） 任务书………………………………………………………………………………….Ⅰ 开题报告……………………………………………………………………………….Ⅱ 指导教师审查意见…………………………………………………………………….Ⅲ 评阅教师评语………………………………………………………………………….Ⅳ 答辩会议记录 …………………………………………………………………………Ⅴ 中文摘要……………………………………………………………………………….Ⅵ 外文摘要……………………………………………………………………………….Ⅶ 1 引言 5 1.1 课题来源 5 1.2课题研究的研究背景 5 1.3国内外的发展现状、发展趋势及存在的主要问题 5 1.4课题研究的指导思想与技术路线 6 2 FPGA的信号发生器设计指标 7 3 FPGA信号发生器设计方案选择 4 主要器件介绍 （包括FPGA、DAC、运放等） 5 信号发生器硬件设计 5.1 总体设计框图 （包括 FPGA 、DAC、信号放大等） 5.2 基于FPGA的DDS设计原理 5.3 LPF低通滤波 5.4 VGA电路及PA电路 6 信号发生器软件设计 6.1 顶层原理图 6.2 正弦波产生模块 6.3 三角波产生模块 6.4 方波产生模块 7 7 波形仿真结果 19 8 总结 24 致 谢 26 前 言 信号发生器是实验室的常用仪器之一，设计信号发生器具有实际应用的意义。而采用FPGA的方法设计信号发生器可以产生频率比较高的信号，例如频率为几M的正弦波。通常正弦波产生的方法是采用MCU+DDS的方法，但是由于DDS的造价比较高，所以在指标要求不高的情况下，可以使用FPGA来实现DDS频率合成的原理来产生较高频率的正弦波，任意波形的信号也是如此。 课题《基于FPGA的信号发生器的设计》主要研究内容为DDS基数及其FPGA的实现。其目的在于让设计者能掌握DDS的原理及其设计思路，具体的了解EDA技术流程，熟悉硬件描述语言设计功能电路，并最终检验设计的设计能力。 随着我国的经济日益增长，社会对电子产品的需求量也就越来越大，目前，我国的电子产品市场正在迅速的壮大，市场前景广阔。FPGA(Field Programmable Gate Array,现场可编程门阵列)在现代数字电路设计中发挥着越来越重要的作用。FPGA/CPLD(Complex Programmable Logic Device)所具有的静态可重复编程和动态在系统重构的特性，使得硬件的功能可以像软件一样通过编程来修改，这样就极大地提高了电子系统设计的灵活性和通用性，缩短了产品的上市时间并降低可电子系统的开发成本，且可以毫不夸张地讲，FPGA/CPLD能完成任何数字器件的功能，从简单的74电路到高性能的CPU。它的影响毫不亚于20世纪70年代单片机的发明和使用。 现在随着电子技术的发展，产品的技术含量越来越高，使得芯片的复杂程度越来越高，人们对数万门乃至数百万门设计的需求也越来越多，特别是专用集成电路（ASIC）设计技术的日趋进步和完善，推动了数字系统设计的迅速发展。仅靠原理图输入方式已不能满足要求，采用硬件描述语言VHDL的设计方式应运而生，解决了传统用电路原理图设计大系统工程时的诸多不便，成为电子电路设计人员的最得力助手。设计工作从行为、功能级开始，并向着设计的高层次发展。这样就出现了第三代EDA系统，其特点是高层次设计的自动化。 第三代EDA系统中除了引入硬件描述语言，还引入了行为综合工具和逻辑综合工具，采用较高的抽象层次进行设计，并按层次式方法进行管理，可大大提高处理复杂设计的能力，缩短设计周期，综合优化工具的采用使芯片的品质如面积、速度和功耗等获得了优化，因而第三代EDA系统迅速得到了推广应用。 目前，最通用的硬件描述语言有VHDL和VerilogHDL两种，现在大多设计者都使用93年版标准的VHDL，并且通过了IEEE认定，成为世界范围内通用的数字系统设计标准。VHDL是一种新兴的程序设计语言，使用VHDL进行设计其性能总是比常规使用CPU或者MCU的程序设计语言在性能上要高好几个数量级。这就是说，在传统上使用软件语言的地方，VHDL语言作为一种新的实现方式会应用得越来越广泛。本课题设计是采用美国Altera公司的FLEX10K10器件，使用的是Altera公司的EDA软件平台Maxplus –II可编程逻辑器件开发软件。基于EDA工具的FPGA/CPLD的开发流程CPLD/FPGA器件的设计一般可分为设计输入、 设计实现和编程三个设计步骤