精品[精品]微电子工艺实验开题报告.docVIP

硅NPN平面晶体管工艺参数设计及管芯制造 ——开题报告 学院：物理科学与技术学院 专业：微电子学 年级：07级本科 姓名 学号：赵志文 0742024055 王俊 0742024023 李彬 常鹏英 论文题目：硅NPN平面晶体管工艺参数设计及管芯制造 课题研究的背景 1947年发明了晶体管，有了最简单的点接触电晶体和接面型晶体管。五十年代初期才开始出现市售的晶体管产品。在1959年世界上第一块集成电路问世，由于当时工艺手段的缺乏，例如采用化学方法选择的腐蚀台面、蒸发时采用金属掩模板来形成引线，使得线宽限制在100um左右，集成度很低。在1961年出现了硅平面工艺后，利用氧化、扩散、光刻、外延、蒸发等平面工艺，在一块硅片上集成多个组件，因而诞生了平面型集成电路。六十年代初，实现了平面集成电路的商品化，这时的集成电路是由二极管、三极管和电阻互连所组成的简单逻辑门电路。随后在1964年出现MOS集成电路，从此双极型和MOS型集成电路并行发展，集成电路也由最初的小规模集成电路发展到中规模集成、大规模集成甚至于超大规模集成电路 课题研究的目的和意义 本文主要是对NPN晶体管的设计，通过对晶体管放大倍数，击穿电压的取值设置，确定所制造的晶体管的基区、发射区和集电区的掺杂浓度以及结深的大小。再通过结深来确定实验时扩散的时间等具体操作参数，从而进行实验。通过实验，更加深入理解晶体管结构，理解发射区和基区浓度对放大倍数的影响，基电区浓度和反向击穿电压的关系。 课题研究的内容和方法 1，实验目标：制作纵向NPN晶体管，选择P型衬底，晶体管放大倍数为10-100倍,击穿电压为60-80 V 2，实验原理 （一），NPN晶体管纵向结构示意图 (二)，设计原则 ①发射区 重掺杂—减小基极电流和发射区串联电阻 对于npn管发射区用As掺杂 金属硅化物作为发射极 ②集电区 外集电区设计：减小面积，掺杂浓度低，减小寄生电容 子集电区设计：高掺杂，以减小集电区电阻 正集电区设计，优化考虑晶体管的放大特性和雪崩倍增效应，从而达到所需要的晶体管。【1】 ③基区 外基区重掺杂来降低外基区相关的电容电阻尽管小 外基区不能扩散入本征基区 外基区对E-B结，B-C结反向击穿电压的影响应降到最低 （三），版图设计 （三）掺杂浓度对各种参数的影响 根据公式【1】 小电流情况下： 其中假设认为是深发射区，=0.1um 图1 少子迁移率与掺杂浓度之间的关系曲线【2】 由上图可知在我们所选定浓度下有： 1.8 图2 少子扩散长度与掺杂浓度之间关系【1】 由图2可知，在所选掺杂浓度和基区宽度 图3 能带宽度变化随浓度之间关系【1】 由图3可知，室温时，在选定的浓度和基区宽度情况下 0.24 由以上数据可得 放大倍数 由此可见，理论上该掺杂浓度和基区宽度的选择满足设计要求，放大倍数在60-100倍之内。 反向击穿电压：（近似取10V） 而有【3】 取反向击穿电压为60V 代入数据可得：=8.53× 参考文献 陈星弼 张庆中 编著 《晶体管原理与设计》（第二版）电子工业出版社 YUAN TAUR TAK H.NING 著 《FUNDEMENTALS OF MODERN VLSI DEVICES》 刘恩科，朱秉升，罗晋升编著。半导体物理学（第七版） 2011精品 ksdowe