VCS数字电路仿真.pdf

LOGO Synopsys 实验系列3_ 数字电路仿真_VCS ——Verilog Compile Simulator 2010.12.16 LOGO 大纲 1 VCS 的简介 2 用VCS模拟仿真的流程 3 仿真的具体流程 4 现场演示 LOGO VCS （Verilog Compile Simulator ）  1、编译型的Verilog模拟器  2、支持OVI标准的Verilog HDL语言、PLI和SDF  3、具有目前行业中最高的模拟性能  4 、出色的内存管理能力  5、支持千万门级的ASIC设计 LOGO VCS （Verilog Compile Simulator ） VCS 特点 VCS结合了节拍式算 提供VeraLite、CycleC 法和事件驱动算法 等智能验证方法 a ）具有高性能、大规 a ）支持混合语言仿真 模和高精度的特点 b）集成了Virsim 图形 b）适用于从行为级、 用户界面 门级、RTL到Sign-Off c ）提供了对模拟结果 等各个阶段的模拟仿真 的交互和后处理分析 LOGO Synopsys Complete SoC Verification Solution LOGO RTL级模拟仿真流程 LOGO 门级模拟仿真流程 LOGO VCS  Compiler generates optimized executable simulation  Simulator 1）Executes user testbench 2 ）Reports simulation results  Debugger 1）Text-based: Command