ASIC设计-FPGA原型验证.pdf

Goke Microelectronics AS IC 设计-FPGA 原型验证 版本 修改内容 修改人 时间 1.0 2014.07 1.1 2014.09 ASIC Design Team I ASIC 设计-FPGA 原型验证 目录 1 ASIC 验证技术 1 1.1 ASIC 设计流程1 1.2 FPGA 验证技术3 1.3 Altera 与Xilinx 工具对比3 1.4 VHDL 与Verilog 对比5 1.5 Verilog 良好编程习惯6 2 基于ALTERA 的ASIC 验证9 2.1 Stratix IV FPGA 资源与架构9 2.2 QuartusII 设计工具10 2.3 ASIC 设计转换11 2.3.1 PLL 设计 11 2.3.1 RAM 设计 16 2.4 时序约束19 2.4.1 QSFTcl 22 2.4.2 LogicLock 23 2.5 综合布局布线23 2.5.1 综合设置24 2.5.2 增量编译25 2.5.3 VQM QXP 30 2.5.4 时序分析30 2.6 下载设计文件32 2.7 Debug32 2.7.1 In-System Memory Content Editor33 2.7.2 ChipPlanner34 2.7.3 SignalTapII 38 2.7.4 Keep Signals 43 2.8 Example 工程45 3 基于XILINX 的ASIC 验证49 3.1 Vertex-7 FPGA 资源与架构49 3.2 设计工具ISE 与Vivado 49 3.3 ASIC 设计转换54 3.3.1 时钟资源54 3.3.2 PLL 设计58 3.3.3 RAM 设计61 II Goke Microelectronics 3.4 时序约束64 3.5 综合布局布线70 3.5.1 Blackbox 70 3.5.2 Keep Signals 71 3.5.3 Strategies 72 3.5.4 Incremental Compile75 3.5.5 时序分析77 3.5.6 Generate Bitstream81 3.6 下载设计文件84 3.6.1 下载bit 文件84 3.6.2 下载mcs 文件87 3.7 Debug88 3.8 Example 工程94