常用存储器设计.pdf

基础培训课程 常用存储器设计 JimmyMike 课程内容 vSDRAM vFLASH vDDR vDDR2 vDDR3 vQDR 课程内容 vSDRAM vFLASH vDDR vDDR2 vDDR3 vQDR SDRAM v管脚定义解释 SDRAM （同步动态随机存储器） 一般应用在200MHz以下， 常用在33MHz、90MHz、 100MHz、125MHz、 133MHz等。 SDRAM 的布局 v 布局原则是：靠近CPU摆放 v SDRAMx1片时，点对点的布局方式 SDRAM到CPU推荐的中心距离： 当中间无排阻时：900-1000mil 当中间有排阻时：1000-1300mil SDRAM 的布局 vSDRAMx2片时,相对于CPU严格对称 v 方案一:空间足够时,与CPU放在同一面 方案二: SDRAM顶底对贴 SDRAM 的布线 v 特性阻抗:50欧 v 数据线每8根尽量走在同一层(D0~D7,D8~D15, ) v 信 线的间距满足3W原则 v 数据线、地址 （控制）线、时钟线之间的距离保持20mil以上或至少3W v 空间允许的情况下,应该在它们走线之间加一根地线进行隔离。地线宽度 推荐为15-30mil v 完整的参考平面 v 布线拓扑结构(默认采用远端分支)-T点(过孔)打在两片SDRAM 中间 远端分支(星形/T形) 菊花链 SDRAM 的等长布线 vClass规则: 将所有数据线设为sdram_data_bus; 地址线,控制线,时钟线设为sdram_addr_bus v等长规则: 所有信 线参照时钟线的长度等长 v误差范围: 数据线误差范围控制在+/- 50mil 地址线误差范围控制在+/- 100mil SDRAM 的等长布线 v远端分支布线情况 课程内容 vSDRAM vFLASH vDDR vDDR2 vDDR3 vQDR Flash的设计 vFlash(闪速存储器) –速率较低 v布局:一般采用菊花链 (Flash和SDRAM推荐距离为500-1000mil) Flash的设计 v布线 3W原则 等长范围:+/-100mil 特性阻抗:50欧 课程内容 vSDRAM vFLASH vDDR vDDR2 vDDR3 vQDR 3.DDR的设计 v管脚定义解释 DDR的布局 v 布局原则是：靠近CPU摆放 v DDRx1片时，点对点的布局方式 DDR到CPU推荐的中心距离： 当中间无排阻时：900-1000mil 当中间有排阻时：1000-1300mil DDR的布局 vDDRx2片时,相对于CPU严格对称 v VREF电容的位置 DDR保护区域 DDR的布线 v 特性阻抗:单端50欧,差分100欧 v 数据线