基于示波器显示的简易逻辑分析仪设计-易迪拓培训.pdfVIP

鄂 州 大 学 学 报 年 月 第 卷第 期 2006 5 l3 3 VOI.l3 NO.3 JOulnaI Of EzhOu Univelsity May2006 基于示波器显示的简易逻辑分析仪设计 孔冬莲 鄂州大学电子工程系 湖北鄂州 ( 7 436000 ) 摘 要 该系统以可编程逻辑器件 为控制核心 语言为设计工具 利用 逻辑性强 ! ( 0 7 7 CPLD VHDL CPLD 的优势7综合CPLD\常规数字和模拟电路技术完成简易逻辑分析仪设计0 输出利用两块D/A芯片7同时提 供示波器 \ 7 0 轴信号 在模拟示波器上实现同时显示 路以上信号的功能 该逻辑分析仪为可以实现始端 X Y S 触发和终端触发 并可根据触发方式分别显示触发前 后所保存的逻辑状态 并显示触发点位置和时间标 7 \ 7 志线移位与显示的智能仪器0 ! 9 9 9 关键词 逻辑分析仪 CPLD 示波器 先入先出存储器 中图分类号! 文献标识码! 文章编号! # TN702 A 100S-9004 2006 03-0033-03 逻辑分析仪是用于分析数字系统的逻辑关系 以10 万门的复杂可编程逻辑器件CPLD \ 9 ( ) 9 和计算机软 硬件的强有力的工具 是数据领域 EPIKI00OCZ0S-3 为核心 将S路信号实时存入 测试仪器中最有效 最有代表性的仪器 但是自 片内先入先出的存储缓冲区 该分析仪可通 \ 0 CPLD 0 9 过逻辑控制模块分别设置单\ 0 年 月诞生第一台逻辑分析仪至今 逻辑分 三级触发字 使用时 1973 7 析仪的普及率还很低9 30% 以上的数字设计师没 根据选择的触发方式9CPLD片内存储缓冲区的数 有使用逻辑分析仪 其最重要的原因在于其高昂 据与触发字相比较 当两者完全相同时 存储缓冲 9 0 9 0 内部的 存 的价格 本文介绍了一种以可编程逻辑器件为核 区的八路逻辑信号