EDA 课件ch04 VHDL设计初步(打印).pdf

《EDA技术及应用》 第4章 VHDL设计初步 4.1 多路选择器的VHDL描述 • 2选1多路选择器的VHDL描述 mux21a实体 mux21a结构体 2 2选1多路选择器的VHDL描述 【例4-1 】 ENTITY mux21a IS PORT ( a, b : IN BIT; s : IN BIT; y : OUT BIT ); END ENTITY mux21a; ARCHITECTURE one OF mux21a IS BEGIN y = a WHEN s = 0 ELSE b ; END ARCHITECTURE one ; 3 ENTITY 和ARCHITECTURE ENTITY 名称IS 接口信号说明 END ENTITY 名称; ARCHITECTURE 构造名OF 实体名IS 功能描述 END ARCHITECTURE one ; 4 VHDL 代码基本单元 库声明 基本 实体 VHDL代码 构造体 5 端口定义 电路逻辑表达 内部如何 工作？ OUTPUT INPUT PORT PORT 6 ENTITY 与PORT ENTITY mux21a IS PORT ( a, b : IN BIT; s : IN BIT; y : OUT BIT ); END ENTITY mux21a; 7 ENTITY的定义语法 • 实体（ENTITY）用来描述电路的所有输入/输出引脚。 ENTITY entity_name IS PORT( port_name: signal_mode signal_type; port_name: signal_mode signal_type;