六进制同步加法计数器-(无效状态为000_101).docx

1 六进制同步加法计数器(无效状态为000 101)1.1 课程设计的目的和要求1.1.1 课程设计的目的1学会使用数字电子实验平台 2 熟悉各个芯片和电路的接法 3 熟练掌握设计触发器的算法 4 懂得基本数字电子电路的功能，会分析，会设计1.1.2 课程设计的要求1 六进制同步加法计数器（无效状态为000 101）2 串行序列信号检测器（0101）3 实验用两片74LS112，一片74LS00,一片74LS08芯片完成1.1.3 基本原理计数器是用来统计脉冲个数的电路，是组成数字电路和计算机电路的基本时序部件，计数器按进制分可分为：二进制，十进制和N进制。计数器不仅有加法计数器，也有减法计数器。一个计数器如果如果既能完成加法计数，又能完成减法计数，则其称为可逆计数器。同步计数器：当输入计数脉冲到来时，要更新状态的触发器都是同时翻转的计数器，叫做同步计数器。 1.2 设计过程1.2.1 状态图001010011100110111 图1.2.1 状态图排列:选用三个CP下降沿触发的边沿JK触发器74LS112 两个1.2.2 卡诺图Q1nQ2nQ0n 00 01 11 100xxx010100011110xxx001111Q1n 图1.2.2 输出卡诺图Q2nQ0n 00 01 11 100x01011x01Q1n+1的卡诺图图1.2.3Q2n次态卡诺图Q1nQ2nQ0n 00 01 11 100x10111x01图1.2.4Q1n次态卡诺图Q1nQ2nQ0n 00 01 11 100x00110x11图1.2.5Q0n次态卡诺图1.2.3 驱动方程 状态方程 状态方程: Q2n+1= Q2nQ1n Q0n+ Q2n Q0nQ1n+1= Q1n+ Q0nQ1nQ0n+1=Q1nQ0n+ Q2nQ1nQ0n驱动方程： J2=Q1n Q0n K2=Q0n J1= 1 K1=Q0n J0=Q1n K0= Q2nQ1n1.3 设计电路图图1.3.1 设计电路实验结果可通过数字显示器的数字变化检验，较直观易懂，容易验证电路是否正确。1.4 最后结果 图1.4.1 001图1.4.5 010图1.4.6 0115图1.4.7 100图1.4.8 1102 串行序列信号检测器的设计（检测序列0101）2.1 课程设计的目的 1 了解串行序列信号检测器的工作原理和逻辑功能。 2 掌握串行序列信号检测器电路的分析，设计方法及应用。 3 学会正确使用JK触发器。2.2 设计的总体框图：串行序列信号检测器CP Y输入脉冲 串行序列输出 图2.2.1 总体框图2.3 设计过程： 实验用两片74LS112，一片74LS00芯片，一片74LS108完成状态图： 图2.3.1 状态图采用同步的方案,，即取:CP0=CP1 =CP 选用3个CP下降沿触发的边沿JK触发器74LS112 两个2.3.1 输出方程: Qn1Q0n　Ｘ000111100000010010图2.3.2 输出Y的卡诺图 Y=XQn1 Qn02.3.2 状态方程： Qn1Q0nX00011110001000011100100000 图2.3.3 次态卡诺图 Q1nQ0n　Ｘ000111100000110100 图2.3.3Q1n+1的卡诺图 Q1nQ0n　Ｘ000111100100110000 图2.3.4Q