ADSPSP-21367_ADSP-21368_ADSP-21369 SHARC Processors Data Sheet-中文版(Rev C, 022008)_reviewed改.pdf

与其他所有SHARC 系列代码兼容 概述 ADSP-21367/ADSP-21368/ADSP-2136 提供 高性能32 位/40 位浮点处理器 具有400MHz 内核频率 对高性能音频处理进行了优化 具有独特的音频外设，如数字音频接口， 单指令多数据(SIMD)计算结构 S/PDIF 收发器，串行口，8 通道异步采 片上存储器—2M bit 片上SRAM 和6Mbits 样率转换器，高精度时钟产生器等等 片上掩模可编程ROM 详细的定购信息，参见“定购指南” 图1 功能框图 主要特点－处理器内核 单指令多数据(SIMD) 结构，提供： 400MHz(2.5ns) 内核频率，处理器性能能达 两个计算处理单元 到2.4GFLOPS/800MMACS 并行执行 2Mbits 片上 SRAM( 块 0 和块 1 各有 在汇编级与其他 SHARC 系列处理器代 0.75Mbits ，块2 和块3 各有0.25Mbits) ， 码兼容 处理器内核和 DMA 可以同时访问四个 并行的总线和计算单元，允许: 存储器块 单周期执行多个操作(采用或不采用 6Mbits 片上掩模可编程 ROM (块 0 和块 1 SIMD) （一次ALU 操作，一次双通道 各3M 位) 存储器读或写，一次取指） 双数据地址产生器(DAGs)，可采用余数寻址 400MHz 的内核频率，存储器与处理器内核 和位反序寻址 持续传输带宽为6.4Gbps 能够在单周期内建立零开销循环，提供有效 输入/输出特点 的程序定序 DMA 控制器支持： 有34 个零开销DMA 通道支持内部存储 输入数据口，可配置为8 通道的串行数据， 器与不同外设间的数据传输 或者7 通道串行数据，以及20 位数据宽 以外设时钟速率执行32 位DMA 传输， 的并行数据通道 且与全速处理器执行并行 信号选择连接单元支持所有DAI/DPI 器件 32 位宽的外部端口，支持与同步 间可配置的和灵活的连接 (SDRAM)和异步存储设备间的无缝连 2 条复用的标志/IRQ 线 接 1 个复用的标志/定时器溢出/MS 引脚 可编程的等待状态选择：2 SCLK 到32 1 个复用的标志/IRQ/MS 引脚 SCLK 专用的音频组件 类延迟线的DMA 引擎采用基于 与S/PDIF 兼容的数字音频发送器/接收器， tap/offset 方式的读操作来维护外部环形 支持EIAJ CP-340 (CP-1201)、IEC-958、 缓冲区 AES/EBU 标准，左对齐，I2S，或右对齐 SDRAM 访问频率为166MHz ，而异步