微电子与集成电路设计1.ppt

增强型NMOS晶体管基本结构 增强型NMOS晶体管导电机理 (a)VGS≥VT,VDS=0 (b) VDS≤ VGS-VT (c) VDS≥VGS-VT MOS晶体管典型的输出特性曲线 电流方程中的参数： 称为MOS晶体管的导电系数。通常将它写作 式中(W/L)是MOS晶体管沟道宽度与长度之比，是设计MOS晶体管时的一个重要参数 则称为工艺参数。因为它与工艺技术有关，在电路模拟和工艺模拟程序中也是MOS器件模型的一个重要参数。 参数μn是电子的表面迁移率，它的定义是 ： ε是二氧化硅介质材料的介电系数 tox是二氧化硅介质材料的厚度 一个典型的NMOS晶体管参数是 μ0=1250cm2/V·s ε=4ε0=4×8.85×10-14F/cm tox=1000? 所以它的导电系数为： 参数μn 、 ε、 tox是与工艺，材料有关的量。当制造工艺确定后，是不能随意改变的。 MOS晶体管沟道宽度W 与长度L 是MOS晶体管设计时一对重要的几何参数 ，是设计者能够控制改变的唯一一组参数。 和NMOS晶体管相反，如果在n型衬底上制作两个p+重掺杂区作为漏极与源极，在这两个电极之间衬底的氧化层上设置栅极，就得到了PMOS晶体管。 当栅源之间加上负电压时，由于电场的作用，栅极下方村底将产生一个空穴导电沟道，这—部分n型衬底转变为P型反型层。 根据PMOS晶体管与NMOS晶体管的对偶特性，只要改变电压与电流的符号，前述NMOS晶体管的电流方程和特性曲线也适用于PMOS晶体管。但相应公式中的电子迁移率μn则应以空穴迁移率μp代替 在半导体硅材料中，一般室温下的空穴迁移率大约是500cm2／V·s，而电子迁移率大约是1300cm2／V·s。 在相同几何形状和相同工作条件下，PMOS晶体管的导通电阻是NMOS晶体管的导通电阻的两倍多。所以，在相同条件下NMOS器件可以做得比PMOS器件小些。换言之，NMOS器件比PMOS器件有较高的工作速度和封装密度。这就是NMOS器件用得极为广泛的重要原因。 在怎样的条件下金属与半导体形成欧姆接触？在怎样的条件下金属与半导体形成肖特基接触？ * * * * 在绝对0度（T =0K）和没有外界激发时,价电子完全被共价键束缚着，本征半导体中没有可以运动的带电粒子（即载流子），它的导电能力为 0，相当于绝缘体。 在常温下，由于热激发，使一些价电子获得足够的能量而脱离共价键的束缚，成为自由电子，同时共价键上留下一个空位，称为空穴。 载流子、自由电子和空穴 * * +4 +4 +4 +4 自由电子 空穴 束缚电子 两种载流子：带负电荷的电子和带正电荷的空穴。 本征半导体中存在数量相等的两种载流子， 纯净硅就是本征半导体。其载流子的浓度在室温T＝300K下： * * * * 温度越高，载流子的浓度越高。因此本征半导体的导电能力越强，温度是影响半导体性能的一个重要的外部因素，这是半导体的一大特点。 本征半导体的导电能力取决于载流子的浓度。 本征半导体中电流由两部分组成： 1. 自由电子移动产生的电流。 2. 空穴移动产生的电流。 当硅中掺入Ⅴ族元素磷（或锑）时，硅中多数载流子为电子，这种半导体称为N型半导体。 * * +4 +4 +5 +4 多余电子 磷原子 掺杂浓度远大于本征半导体中载流子浓度，所以，自由电子浓度远大于空穴浓度。自由电子称为多数载流子（多子），空穴称为少数载流子（少子）。 在半导体内产生多余的电子，称为“施主杂质”。 * * 当硅中掺入Ⅲ族元素硼（或铟）时，硅中多数载流子为空穴，这种半导体称为P型半导体。 +4 +4 +3 +4 空穴 硼原子 P 型半导体中空穴是多子，电子是少子。 3价杂质的原子很容易接受价电子，称为“受主杂质”。 * * － － － － － － － － － － － － － － － － － － － － － － － － P 型半导体 + + + + + + + + + + + + + + + + + + + + + + + + N 型半导体 杂质型半导体多子和少子的移动都能形成电流。但由于数量的关系，起导电作用的主要是多子。近似认为多子与杂质浓度相等。 PN结的形成 * * 在同一片半导体基片上，分别制造P 型半导体和N 型半导体，经过载流子的扩散，在它们的交界面处就形成了PN 结。 载流子除了在电场作用下漂移形成电流以外，还可以通过扩散形成电流。扩散是由于载流子的不均匀分布，载流子通过扩散从高浓度区向低浓度区运动。 载流子的运动形式：漂移、扩散、复合 * * P型半导体 － － － － － － － － － －