数字电路讲义-第三章w2.ppt

TTL与非门工作原理 TTL与非门工作原理 二、CMOS门 2.或非门和与非门 二、CMOS门 2.或非门和与非门 二、CMOS门 3. CMOS传输门 二、CMOS门 3. CMOS传输门 PCI接口的应用 二、CMOS门 3. CMOS传输门 第六节 接口电路 一、TTL与COMS电路互联 第六节 接口电路 一、TTL与COMS电路互联 第六节 接口电路 一、TTL与COMS电路互联 第六节 接口电路 一、TTL与COMS电路互联 第六节 接口电路 二、TTL与ECL电路互联 第三节 晶体管－晶体管逻辑门（TTL） 一、概述 二、TTL与门 三、其他逻辑功能的TTL门电路 三、其他逻辑功能的TTL门电路 （一）1. 与或非门 F1 F2 F3 F1=AB F2=CD F3=AB+CD 三、其他逻辑功能的TTL门电路 （一）2. 异或门 三、其他逻辑功能的TTL门电路 （二）集电极开路与非门（OC门） 三、其他逻辑功能的TTL门电路 （二）集电极开路与非门（OC门） 三、其他逻辑功能的TTL门电路 （二）集电极开路与非门（OC门） 见新符号P14-16 三、其他逻辑功能的TTL门电路 （二）集电极开路与非门（OC门） m n （二）集电极开路与非门（OC门） OC门输出全高时 RL值的确定 m n Vcc-ILRL≥VOHmin=2.4 （二）集电极开路与非门（OC门） OC门输出只有1个为低时 RL值的确定 m n IOL Vcc-ILRL≤VOLmax=0.4 （二）集电极开路与非门（OC门） OC应用 （二）集电极开路与非门（OC门） OC应用 （二）集电极开路与非门（OC门） OC应用 （二）集电极开路与非门（OC门） OC应用 三、其他逻辑功能的TTL门电路 （三）三态门（TS门） （三）三态门（TS门） （三）三态门（TS门） -0.6V VIH=-0.9V VIL=-1.75V -1.3V 第四节 射极耦合逻辑门（ECL） 一、工作原理 -1.75 -1.75 -2.55 -2.1 -0.87 -1.75 -0.9 -0.6V VIH=-0.9V VIL=-1.75V -1.3V 第四节 射极耦合逻辑门（ECL） 一、工作原理 -0.9 -1.7 -2.1 -0.98 -1.75 -0.9 第四节 射极耦合逻辑门（ECL） 第四节 射极耦合逻辑门（ECL） 图 (a)所示是H型开路输出限定符号，表示该输出内部为“1”时(输出晶体管导通时)，外部输出H电平；该输出内部为“0”时，外部处于高阻抗状态常用 Z 表示)。 图 (b)所示是L型开路输出限定符号，表示该输出内部为“0”时(输出晶体管导通时)，外部输出L电平；该输出内部为“1”时，外部处于高阻抗状态。 第四节 射极耦合逻辑门（ECL） 应该注意，开路输出限定符号虽然标注在符号框内，但它表示的是输出外部的状态。当开路输出符号给定时，例如 则不论输出端有否逻辑非或极性指示符号，其外部状态只有两种：处于高阻抗或者输出 H 电平。此时，只是外部状态所对应的内部逻辑状态有所不同。 从图3-4(a)可知，当输出端有逻辑非或极性指示符号时，输出外部状态所对应的内部逻辑状态与图3-3(a)正好相反，这里与外部处于高阻抗状态对应的内部逻辑状态是“1”，而内部逻辑状态为“0”时，外部输出H电平。开路输出符号是时，不论输出端有否逻辑非或极性指示符号，输出外部都只能处于高阻抗状态或输出 L 电平，见图3-3(b)和图3-4(b)。 第四节 射极耦合逻辑门（ECL） 二、特点 第四节 射极耦合逻辑门（ECL） 二、特点 1.由于工作非饱和状态，电阻取值较小 ，逻辑摆幅小，工作速度高； 2.互补输出，使用方便； 3.采用射极跟随器输出，输出阻抗低，负载能力强； 4.开关状态下电流基本不变，所以开关噪声低。 5. VOH与VEE无关，与VCC及射随器的射结电压有关 缺点： 1.噪声容限低 2.功耗大，不利于集成，主要用于高速系统。 第四节 射极耦合逻辑门（ECL） 二、特点 1.由于工作非饱和状态，电阻取值较小 ，逻辑摆幅小，工作速度高； 2.互补输出，使用方便； 3.采用射极跟随器输出，输出阻抗低，负载能力强； 4.开关状态下电流基本不变，所以开关噪声低。 5. VOH与VEE无关，与VCC及射随器的射结电压有关 缺点： 1.噪声容限低 2.功耗大，不利于集成，主要用于高速系统。 第四节 射极耦合逻辑门（ECL）