报告范例数字存储示波器.docVIP

简易数字存储示波器 摘要： 本系统基于数字存储示波器的工作原理，采用高速数据采集和数据处理技术，以微控制器（MCU）和可编程逻辑器件（FPGA）为核心，由模拟通道信号调理、触发控制、数据采集、数据处理、波形显示和人机接口等功能模块组成。此存储示波器既具有一般示波器实时采样显示的功能，又可以对某段瞬时波形进行即时存储和连续回放显示。整个设计实现了存储示波器的功能要求，达到了较高的性能指标。 关键字：数字存储；示波器；FPGA 系统总体方案设计与论证 （汉字“一、二、三、……”作为序号时，其后应用顿号，即“一、”下同） 1．方案比较与选择 数字存储示波器整体结构由三个部分组成：数据采集、波形存储和波形回放。 方案一：纯单片机方式。有（由）单片机、A/D转换器、D/A转换器及存储器等组成系统，单片机承担所有的逻辑和时序控制。这种方案要求单片机除了完成基本的处理分析任务以外，还需要完成信号的采集、存储、显示等控制与变换工作。其优点在于系统规模小，有较大的灵活性，在低频示波示有明显的优势，但是不适宜于观察高速信号或复杂信号，难以达到题目要求。 方案二：FPGA方式。 FPGA/CPLD或带有IP核的FPGA/CPLD完成采集、存储、显示及A/D、D/A转换等功能，由IP核实现人机交互及信号测量分析等功能。这种方案的优点在于系统高度集成、结构紧凑、可以实现复杂测量与控制、操作方便；缺点是调试过程繁琐、难度大，难以在短时间内完成系统设计。 方案三：单片机与FPGA结合方式。即用单片机完成人机界面、系统控制、信号分析、处理变换等，而用FPGA完成采集控制逻辑生成相应控制时序，这种方案结合了单片机的处理能力和FPGA的高速性能，兼顾了前两个方案的优点。同时大多数的FPGA里面都带有内置的EAB存储阵列，相应的开发工具软件也提供了内部SRAM的宏模块，可以方便的（地）将波形数据RAM置于FPGA内部，省去了外部RAM 电路。 综合考虑和比较上述几种方案，我们选择第三种方案来实现我们的系统设计。 2．系统设计方案 本系统采用单片机和可编程逻辑器件作为数据处理机控制核心，将设计任务分解为模拟通道信号调理、触发信号产生、数据采集存储、数据融合处理和人机接口等功能模块。图1给出了该系统的整体框图。 插图与正文中术语、名词应保持一致。 图1 系统整体框图 其中，FPGA采用的是Atera的Cyclone器件,等效逻辑们为50000门，内置大容量SRAM,144引脚封装，可开发资源十分丰富；单片机采用的是51内核的SST89E554RC。 主要环节方案设计和论证 信号程控放大 采样电路要对-4V~(符号不对，应为“～”，下同)+4V的信号进行采样，必须要将不同幅值的信号经过增益控制整理到AD（这里似应是A/D转换器）的参考电压范围之内，因此需要有程控放大电路，对不同幅值的信号进行不同的放大（衰减）。 方案一：先衰减后放大，控制衰减放大的比值。典型的方式是，采用DAC（前面是D/A转换器，应统一）实现程控衰减，即通过改变送入DAC的数字量来控制输出信号的幅值。 方案二：直接采用模拟开关、电阻网络组合构成运放的反馈通道，通过切换模拟开关的通道来选择反馈电阻从而选择不同的增益。 方案三：采用数字电位器来替代方案二中的模拟开关和电阻网络，通过控制数字电位器的接入电阻值来控制增益。 比较上述三种方案：方案一设计新颖，可实现增益的多档切换，但是，由于信号经过了衰减，故对后级运放的增益带宽积提出了更高的要求，器件选择困难；方案二采用可变反馈电阻的单级放大，放大器的带宽更高，同时如果配合精密电位器，可以实现增益的精确校准；方案三采用集成器件，最为简洁，增益控制也十分方便，但是，受数字电位器的级差限制，其增益不可精密校准，这在要求精确增益切换的场合并不适用（略去为好）。综合考虑，本设计采用的是方案二，同时考虑可扩展性，在模拟开关的一个通道上接入数字电位器，这使得增益控制有更大的灵活性。 数据采集 采用中高速模数(前面为A/D)转换器（ADC）MAX114，由FPGA控制MAX114的采样速率。MAX114的转换时间是500ns左右。FPGA的门延时一般为10ns左右，用它来控制MAX114，可实现宽频带的采样（最高采样率2MHz），速度上完全可以满足。 数据存储 采用RAM存储采样量化后的波形数据，FPGA控制RAM的地址线，并给出读写控制信号。由于在（移到示波器后较好）示波器的连续工作模式下，数据采集和波形显示是在同时进行的，即要求存储器能支持同时读写，这就要求采用双口RAM。 在双口RAM的选择上，可以选择IDT7132，IDT7132有两组相互隔离的数据线、地址线、片选线和读写控制线，他们可以对RAM内部的存储单元同时进行读写，互不影响，这就解决了高速存储和