DSP原理及应用-艾红-第2章-01 CPU0320.pptxVIP

CPU的主要寄存器 累加器（ACC，AH、AL） 辅助寄存器（XAR0-XAR7，AR0-AR7） 状态寄存器（ST0） 状态寄存器（ST1） ;;2.1 CPU内部结构;;累加器可以单独存取的结构 ;累加器（ACC）是CPU的主要工作寄存器。除了对存储器和寄存器的直接操作外，所有的算术逻辑单元（ALU）操作结果最终都要送入ACC。 对ACC可以单独进行16位/8位的访问，即把ACC分为两个独立的16位寄存器AH（高16位）和AL（低16位），而AH和AL的高/低字节也可进行独立访问。 ;乘数寄存器XT的分半单独存取结构 ;2．被乘数寄存器（XT） 被乘数寄存器XT的主要作用是：在32位乘法操作之前，存放一个32位有符号整数值。可以将XT分为两个独立的16位寄存器。 XT寄存器的低16位部分是TL寄存器，该寄存器能装载一个16位有符号数，自动对它进行符号扩展，然后将其送入32位的XT寄存器中。 XT寄存器的高16位部分是T寄存器，该寄存器主要用来存储16位乘法操作开始前的16位整数值。;P寄存器的分半单独存取结构 ;3．乘积寄存器（P、PH、PL） 乘积寄存器P主要用来存放乘法运算的结果。它可以直接存入一个16位常数，也可以从一个16位/32位的数据存储器空间、16位/32位的可寻址CPU寄存器以及32位累加器中读取数据。 P寄存器可以作为一个32位寄存器或两个独立的16位寄存器PH（高16位）和PL（低16位）来使用。 ;辅助寄存器(XAR0~XAR7、AR0~AR7);4．辅助寄存器（XAR0～XAR7，AR0～AR7） CPU提供8个32位的辅助寄存器：XAR0、 XAR1、XAR2、 XAR3、XAR4、XAR5、XAR6和XAR7，它们可以作为地址指针指向存储器，或者作为通用目的寄存器来使用。; 状态寄存器(ST0，ST1) ;状态寄存器ST0 ;状态寄存器ST1 ; IDLESTAT：空闲状态位。 EALLOW：仿真允许访问使能位。为1时，可以访问受保护的外设寄存器。用EALLOW指令置1此位，用EDIS指令清除此位。 LOOP：循环指令状态位。 SPA：堆栈指针定位（Stack Pointer Alignment）位。 VMAP：向量映射（Vector Map）位。 ;DBGM： DBGM，Debug使能屏蔽位。当DBGM置1时，仿真器不能实时访问存储器和寄存器，调试者不能更新它的窗口。 0： Debug事件使能，1：Debug事件禁止。 可以用指令”CLRC DBGM”使DBGM清零。 INTM：全局中断屏蔽位。该位可以全局使能或禁止???有的CPU可屏蔽中断 。 ;2.1 CPU内部结构;;; 可屏蔽中断;2． CPU中断使能寄存器IER（Interrupt Enable Register） 使能中断，设置相应位为1，禁止中断，清零相应位。 ;流 水 线 技 术;流 水 线 技 术;;