VHDL的数显抢答器.docVIP

数字电子技术 课程设计报告 设计课题： 抢答器 学生姓名： 杨列坤 学生学号： 20090710522 专业班级： 09级电自4班 学院名称： 电气与信息工程学院 2012-6-27 基于VHDL语言的八路数字抢答器系统的设计 本课题的实现可以通过不同的方法来进行，第一种使用单元集成电路实现，第二种使用硬件描述语言（VHDL语言）实现。 第一种方法实现的大体的思路如下图所示： 图数字抢答器框图2-2 基于VHDL语言实现数字抢答器框图 以上两种实现方法中，第一种方法电路较复杂不便于制作，可靠性低，实现起来很困难；而第二种方法只需要软件仿真出来，在一块EDA实验箱上就能实现，制作简单，而且成本低。 综合比较之下，我决定采用第二种方案实现本课题。根据第二种方案的的框图所示，整个系统分为以下几个模块来分别实现： 1．抢答判别模块：它的功能是鉴别八组中是那组抢答成功并且把抢答成功的组别信号输出给锁存模块。 2．复位控制模块：给节目主持人设置一个控制开关，用来控制系统的清零和抢答的开始。3．锁存模块：该电路的作用是4．显示报警模块：就是把各个模块的输入的不同信号经过译码成BCD码然后直接在数码管上显示，还可以加上蜂鸣器的声音，更能给观众一个准确、简明的数字。 5．在以上功能实现后，还可以扩展实现一些其他功能，比如答题倒计时等功能。 本课题采用VHDL语言编写应用程序并调试通过在MAX+PLUS II软件中仿真并分析仿真波形按照自顶向下的设计方法，对整个系统进行方案设计和功能划分，系统的关键电路用一片或几片专用集成电路（ASIC）实现，然后采用硬件描述语言（VHDL）完成系统行为级设计，最后通过综合器和适配器生成最终的目标器件。 现代的数字系统设计方法基于芯片——采用PLD，利用EDA开发工具，通过芯片设计来实现系统功能在系统硬件设计的早期进行仿真。由以上对比图可知，数字抢答器的设计采用自顶向下的设计方法较优。而传统的电子设计的基本思路还是选择标准集成电路自底向上（Bottom-Up）地构造出一个新的系统，这样的设计方法就如同一砖一瓦地建造金字塔，不仅效率低、成本高而且还容易出错。 一般来说，设计一台数字抢答器，必须能够准确判断出第一位抢答者，并且通过数显、蜂鸣这些途径能让人们很容易得知谁是抢答成功者，并设置一定的回答限制时间，让抢答者在规定时间内答题，主持人根据答题结果控制抢答器的清零复位，掌握比赛的进程。所以我在设计8路数字抢答器的模块需要满足鉴别、抢答报警、回答倒计时、数显等功能，具体设计要求如下： （1）抢答器可容纳八组选手，并为每组选手设置一个按钮供抢答者使用；为主持人设置一个控制按钮，用来控制系统清零（组别显示数码管灭灯）和抢答开始； （2）电路具有对第一抢答信号的锁存、鉴别和显示等功能。在主持人将系统复位并发出抢答指令后，若参赛选手按下抢答按钮，则该组别的信号立即被锁存，并在组别显示器上显示该组别，同时扬声器也给出音响提示，此时，电路具备自锁功能，使其他抢答按钮不起作用。 （3）抢答器具有限时回答问题的功能，当主持人启动倒计时开始键后，要求计时器采用倒计时，同时最后计时器倒计时到00时扬声器会发出声响提示； 本设计为八路数字抢答器，所以这种抢答器要求有八路不同组别的抢答输入信号，并能识别最先抢答的信号，直观地通过数显和蜂鸣等方式显示出组别；对回答问题所用的时间进行计时、显示、超时报警，同时该系统还应有复位、倒计时启动功能。 抢答过程：主持人按下系统复位键（CLR），系统进入抢答状态，计时模块输出初始信号给数码显示模块并显示出初始值。当某参赛组抢先将抢答键按下时，系统将其余七路抢答信号封锁，同时扬声器发出声音提示，组别显示模块送出信号给数码显示模块，从而显示出该抢答成功组台号，并一直保持到主持人将系统清零为止。主持人对抢答结果进行确认，随后，计时模块送出倒计时计数允许信号，开始回答问题，计时显示器则从初始值开始以计时。计时至0时，停止计时，扬声器发出超时报警信号，以中止未回答完问题。若参赛者在规定时间内回答完问题，主持人可给出倒计时计数停止信号，以免扬声器鸣叫。主持人按下复位键，即CLR为低电平有效状态，清除前一次的抢答组别，又可开始新的一轮的抢答。 此抢答器的设计中采用自顶向下的设计思路，运用VHDL硬件描述语言对各个模块进行层次化、系统化的描述，并且先设计一个顶层文件，再把各个模块连接起来系统的总体框图如下： 图4-2-1系统的总体框图 抢答鉴别模块用来准确直观地判断S1、S2、S3、S4、S5、S6、S7、S8八组抢答者谁最先按下按钮,并为显示端送出信号，通过数显和蜂鸣等途径使观众能够清楚地知道是哪一组抢答成功，是整个系统的核心部分。同时组别显示端为下一模块输入信号，以方便主持人为该组