VHDL语言的数字式移相信号发生器的设计报告.docVIP

摘 要 EDA技术是一门涉及多学科的综合性技术，是以大规模器件为设计载体，以硬件描述语言为系统逻辑表达的主要方式，以计算机大规模可编程逻辑器件的开发软件自动完成用软件方式的电子系统到硬件系统的逻辑编译、化简、分割、综合、优化、布局、布线及仿真，直至对对特定目标芯片的适配编译、逻辑适配、编辑下载等工作，最终形成集成电子系统或专业集成芯片的一门新技术。本次课程设计中我们基于EDA技术，运用VHDL编程，完成低频数字式移相信号发生器的程序编辑，最终下载到EP2C5Q208C8芯片上，加以简单的外围电路，构成移相信号发生器。该装置能测出频率在1Hzz之间的正弦波信号频率，并指定相位差的两路同频信号。 本次课程设计利用目前广泛应用的VHDL硬件电路描述语言，实现低频数字式移相信号发生器的设计，采用QuartusⅡ集成开发环境进行综合、仿真，并下载到FPGA现场可编程门阵列中，从而完成低频数字式移相信号发生器的设计。该低频数字式移相信号发生器包括数字式移相信号发生器、频率测量仪和波形显示三部分。其中数字式移相信号发生器可以产生预置相位差的两路可移相的正弦信号。频率测量仪对移相信号频率的测量和显示，均采用基于FPGA的数字技术实现，使得该系统具有抗干扰能力强，可靠性好。波形显示采用D/A转换后接示波器完成。 目 录 1 课程设计的任务与要求 1 2 设计方案 1 2.1 数字频率计的—200KHZ；输入阻抗≥100KΩ； （3）具有正弦信号频率数字显示功能； （4）二路正弦信号具有0--350相位功能；相位测量绝对误差≤2o； （5）拟采用的芯片的型号为EP2C5Q208C8进行硬件证。 要求：(1) 画出系统的原理框图，说明系统中各主要组成部分的功能； (2) 编写各个模块VHDL源程序；并上机调试通过； (3) 根据软件编好用于系统仿真的测试文件； (4) 编好用于硬件验证的管脚锁定文件； (5) 记录系统仿真验证结果； (6) 记录调试过程中出现的问题及解决办法。 2 设计方案 数字式移相信号发生器的系统框图如图2-1所示，通过一给定频率的时钟输入信号，使数字移相模块（FPGA）产生正弦信号Q1，同时产生与Q1同频的方波信号送给数字频率计模块，测出方波频率再通过显示模块译码后，逐一送8个LED显示。同时通过键盘输入二进制的移相信号给数字移相模块，来输出与正弦信号Q1有指定相位差的同频正弦信号Q2。 正弦信号Q1 正弦信号Q2 时钟输入信号 移相信号 同频方波 .. 1HZ时钟信号 图2-1 数字式移相发生器的系统框图 2.1 数字频率计的数字频率计的关键组成部分包括测频控制信号发生器、计数器、锁存器、译码驱动电路和显示电路，其原理框图如图所示 图2-2 数字频率计系统组成框图 数字频率计的原理图如图所示，她是数字频率计顶层程序的另一种表示。 图2-3 数字频率计的整体结构图 图2-4 数字式移相信号发生器的整体结构图 3 逻辑模块的功能、设计方法与仿真 数字式移相信号发生器的设计总体由信号源发生器PIN1MHZ_1，分频器cnt，一个测频控制信号发生器TESTCTL，八个有时钟使能的十进制计数器CNT10，一个32位锁存器REG32B，显示器display和正弦波发生器yx组成。 3.1 1MHZ信号源的设计与仿真 本器件主要是将50MHZ的输入频率转换为1MHZ的信号源。其时序关系如图3-1所示： 图3-1 1MHZ信号源的时序关系 模块程序如下： LIBRARY IEEE; USE IEEE.STD_LOGIC_1164.ALL; USE IEEE.STD_LOGIC_UNSIGNED.ALL; ENTITY PIN1MHZ_1 IS PORT (clkin : IN STD_LOGIC; clk10m: OUT STD_LOGIC; clkout : OUT STD_LOGIC); END PIN1MHZ_1; ARCHITECTURE A OF PIN1MHZ_1 IS BEGIN PROCESS(clkin) variable cnttemp