快闪记忆体的写入与抹除原理.PPT

過渡抹除效應 當抹除時，若閘極加的偏壓過高，或者抹除偏壓的時間太久，晶胞可能就有過度 抹除的問題，也就是晶胞的通道永遠呈現導通（Normal ON）的狀況（請看下圖）。 晶胞若為分裂閘極式類型（Split Gate），則不會發生過度抹除的問題（請看右下圖） 。因為分裂閘的A部份（請看右下圖）並沒有浮動閘， 所以沒有過度抹除的問題。 發生過度抹除的問題，可能將造成NOR陣列結構的晶胞產生整條位元線的錯誤（Bit line fail），但對於NAND陣列結構的晶胞，則是不會有任何影響。 n+ Gate Drain Source +++++++++ Over erase 0v Gate OFF state Drain Source n+ n+ ++++++ A B n+ normal on Over Erase Bit Line Fail（NOR Structure） W/L0=L W/L1 =L W/L2 =L W/L 3 =H W/L4 =L B/L0 B/L1=0V B/L2 B/L3 B/L4 B/L5 Vc Vc Vc Vc Vc Vc W/L5=L ：current path ： selected cell ：over erase cell QA QB Over Erase Bit Line Fail（續） 當發生過度抹除時， 對於堆疊式晶胞會發生整條位元線上的記憶體晶胞都會發生 錯誤的問題， 在上一頁的圖中可以看到被畫橙色圓圈圈到的記憶電晶體晶胞就是 發生過度抹除的晶胞， 而被畫紅色圓圈圈到的記憶體晶胞QB就是想要讀取其資料 的晶胞，所以除了W/L3接到高電位之外，其它的字線（ word line）都是接到低電 位，理論上，B/L1 讀出的資料應該要由QB來決定，但是由於QA處於過度抹除的狀 態，所以保持在normal on，因此B/L1 讀出的資料都是與被選到的晶胞無關，而是 被QA影響而代表低電位的“0” 。 ：current path ： selected cell ：over erase cell Over Program Bit Line Fail（NAND Structure） W/L0=H W/L1 =H W/L2 =H W/L3 =L W/L4 =H W/L5 =H VC VC VC VC VC VC B/L0 B/L1 B/L2=H B/L3 B/L4 W/L6 =H QA QB B/L5 Over Program Bit Line Fail（續） 當發生過度寫入時，對於堆疊式與分裂式的晶胞都會發生整條位元線上的記憶體 晶胞都會發生錯誤的問題， 在上一頁的圖中可以看到被畫橙色圓圈圈到的記憶晶 胞就是發生過度寫入的晶胞， 而被畫紅色圓圈圈到的記憶體晶胞 QB 就是想要讀 取其資料的晶胞，所以除了 W/L3 接到低電位之外，其它的字線（ word line）都 是接到高電位，理論上，B/L2 讀出的資料應該要由QB來決定，但是由於 QA 處於 過度寫入的狀態，所以保持在 normal off，因此 B/L1 讀出的資料永遠與被選到的 晶胞無關，而是被QA影響而代表高電位的“1” 。 Threshold Voltage Distribution after P/E Cells Number Threshold Voltage(V) 3V 3.6V program state erase state Over Erase Fail over program fail 由於製程上或多或少的差異，使得記憶積體電路的容量越大，發生差異性的晶胞 會越多，所以在每一次發生寫入或抹除動作，都會有所謂的邊際位元（tail bits） ，這些邊際位元隨製程的不穩定度的增加與記憶積體電路的記憶容量增加而增加 ，下圖可以看到不論是在寫入狀態還是抹除狀態，都有邊際位元的問題，部份抹 除狀態的邊際位元甚至有截止電壓小於零的情形，這些邊際位元會造成積體電路 在抹寫時產生位元線發生錯誤的問題！ One Time Programming（OTP） 當快閃記憶體的品質無法滿足規格（ spec ）時（ 大多都是重覆抹寫的次數無法超過 100次或更低的時候），這些快閃記憶體就被當成次級品（ down grade）以比較低的 價位出售，用在資料比較不會常常變動的應用上，例如被當成 mask ROM 來用，在 某方面而言，這是極不符合經濟效益的，但，與其把它們報廢，不如還拿來作最後的 剩餘價值的利用，只是一般廠商都會特別註明該批產品僅能寫入一次，以保證客戶使 用上不會出現任何的問題。