积分型SOI像素阵列探测器芯片的研究进展-Indico.PDF

2012年核探测与核电子学国家重点实验室年会 积分型SOI像素阵列探测器芯片的研究进展 卢云鹏 核探测与核电子学国家重点实验室 中国科学院高能物理所实验物理中心 硅像素阵列探测器的分类 Hybrid Monolithic MAPS Sensor工艺 IC工艺 SOI DEPFET 核探测与核电子学国家重点实验室年会，Mar.7-8, 2012 2 SOI探测器介绍 Fully-Depleted SOI CMOS 消除了Latch-up Silicon-On-Insulator 减少了Single-event-effect Device Layer 低功耗（MOS管的漏电流小） Buried Oxide 可用于极低温（4.2K ） Substrate 高阻衬底 工作原理 700 Ω·cm-40k Ω·cm 足够的耗尽区厚度 PN结反向偏压形成耗尽区 不需要bump-bonding 最小电离粒子：80电子空穴对/um 低物质量 X射线：E/3.6eV 成品率，成本 Device Layer (40nm) Buried Oxide (200nm) Substrate (260um) Sputtered Al Layer (200nm) 核探测与核电子学国家重点实验室年会，Mar.7-8, 2012 3 芯片的电路结构 Pixel积分电路 电荷积分，CDS 20um*20um像素 64*64阵列 核探测与核电子学国家重点实验室年会，Mar.7-8, 2012 4 TCAD Simulation Technology Computer Aided Design Process simulation Device simulation 利用Device simulation来研究高压偏置结构的优化。 核探测与核电子学国家重点实验室年会，Mar.7