低电压下CMOS数字电路概率模型研究.PDF

第２８卷　第 １期 信 号 处 理 Ｖｏｌ．２８　Ｎｏ．１ ２０１２年１月 ＳＩＧＮＡＬＰＲＯＣＥＳＳＩＮＧ Ｊａｎ．２０１２ 低电压下ＣＭＯＳ数字电路概率模型研究 唐　青　胡剑浩　李　妍　唐万荣 （电子科技大学通信抗干扰技术国家级重点实验室，成都） 摘　要：为解决数字电路低功耗问题，电路工作电压被不断降低，导致电路逻辑器件呈现概率特性。本文提出了 低电压下ＣＭＯＳ数字电路的错误概率模型，并完成硬件电路测试验证。本文首先详述了深亚微米（ＤＳＭ）量级的 门电路及模块在低电压供电条件下导致器件出错的因素，结合概率器件结构模型推导基本逻辑门概率模型，并 提出了状态转移法用于完成由门级到模块级的概率分析模型；我们搭建硬件平台对ＣＭＯＳ逻辑芯片进行了低供电 压测试，通过分析理论推导结果与实测结果，验证并完善了分析模型。实验结果表明，由状态转移法推导的电路 概率模型符合电路实际性能，从而为构建低电压下数字电路概率模型提供了可靠分析模型。 关键词：低电压；概率器件；概率模型；状态转移法 中图分类号：ＴＮ７９＋１　　文献标识码：Ａ　　文章编号：１００３－０５３０（２０１２）０１－０１４５－０６ ＴｈｅｐｒｏｂａｂｉｌｉｓｔｉｃｍｏｄｅｌｆｏｒＣＭＯＳｄｉｇｉｔａｌｃｉｒｃｕｉｔｓｉｎｌｏｗｓｕｐｐｌｙｖｏｌｔａｇｅ ＴＡＮＧＱｉｎｇ　ＨＵＪｉａｎｈａｏ　ＬＩＹａｎ　ＴＡＮＧＷａｎｒｏｎｇ （ＮａｔｉｏｎａｌＫｅｙＬａｂｏｒａｔｏｒｙｏｆＳｃｉｅｎｃｅａｎｄＴｅｃｈｎｏｌｏｇｙｏｎＣｏｍｍｕｎｉｃａｔｉｏｎｓ，Ｕｎｉｖｅｒｓｉｔｙ ｏｆＥｌｅｃｔｒｏｎｉｃＳｃｉｅｎｃｅａｎｄＴｅｃｈｎｏｌｏｇｙｏｆＣｈｉｎａ，Ｃｈｅｎｇｄｕ） Ａｂｓｔｒａｃｔ：　Ｉｎｏｒｄｅｒｔｏａｃｈｉｅｖｅｔｈｅｇｏａｌｏｆｌｏｗｐｏｗｅｒｃｏｎｓｕｍｐｔｉｏｎ，ｔｈｅｏｐｅｒａｔｉｎｇｖｏｌｔａｇｅｉｓｓｔｅｐｄｏｗｎ，ｗｈｉｃｈｌｅａｄｓｔｏａ ｓｏｆｔｅｒｒｏｒｏｆｌｏｇｉｃｄｅｖｉｃｅｓ．ＴｈｅｐｒｏｂａｂｉｌｉｓｔｉｃｍｏｄｅｌｓｏｆｓｏｆｔｅｒｒｏｒｆｏｒＣＭＯＳｄｉｇｉｔａｌｃｉｒｃｕｉｔｓｗｉｔｈｌｏｗｓｕｐｐｌｙｖｏｌｔａｇｅａｒｅｐｒｏ ｐｏｓｅｄｉｎｔｈｉｓｐａｐｅｒ，ａｎｄｈａｒｄｗａｒｅｃｉｒｃｕｉｔｖｅｒｉｆｉｃａｔｉｏｎｉｓａｌｓｏｐｅｒｆｏｒｍｅｄ．Ｔｈｅｆａｃｔｏｒｓ，ｗｈｉｃｈｃａｕｓｅｔｈｅｓｏｆｔｅｒｒｏｒｆｏｒｄｅｅｐ ｓｕｂｍｉｃｒｏｎ（ＤＳＭ）ＣＭＯＳｌｏｇｉｃｄｅｖｉｃｅｗｉｔｈｌｏｗｓｕｐｐｌｙｖｏｌｔａｇｅ，ａｒｅｉｎｔｒｏｄｕｃｅｄ，ａｎｄｔｈｅｐｒｏｂａｂｉｌｉｓｔｉｃｍｏｄｅｌｓｆｏｒｔｈｅｌｏｇｉｃ ｇａｔｅｓａｒｅｄｅｄｕｃｅｄｂａｓｅｄｏｎｔｈｅｓｔｒｕｃｔｕｒｅｏｆｄｅｖｉｃｅｓ．Ａｎｏｖｅｌｓｔａｔｅｔｒａｎｓｆｅｒｍｅｔｈｏｄｉｓｐｒｏｐｏｓｅｄｔｏｅｓｔａｂｌｉｓｈｔｈｅｐｒｏｂａｂｉｌｉｓｔｉｃ ｍｏｄｅｌｓｆｏｒｔｈｅｄｉｇｉｔａｌｃｉｒｃｕｉｔｍｏｄｕｌｅｓ．Ｉｎｏｒｄｅｒｔｏｖｅｒｉｆｙｔｈｉｓｍｅｔｈｏｄ，ｗｅｅｓｔａｂｌｉｓｈｔｈｅｈａｒｄｗａｒｅｐｌａｔｆｏｒｍ．Ｔｈｅｔｅｓｔｒｅｓｕｌｔｓ ｓｈｏｗｔｈａｔｔｈｅｐｒｏｂａｂｉｌｉｓｔｉｃｍｏｄｅｌｓ，ｗｈｉｃｈｏｂｔａｉｎｅｄｂｙｔｈｅｓｔａｔｅｔｒａｎｓｆｅｒｍｅｔｈｏｄ，ｍａｔｃｈｔｈｅｃｉｒｃｕｉｔｓｔｅｓｔｉｎｇ．Ｔｈｕｓ，ｐｒｏｐｏｓｅｄ ｍｏｄｅｌｃａｎｂｅｕｓｅｄｉｎｔｈｅｄｉｇｉｔａｌｃｉｒｃｕｉｔｐｅｒｆｏｒｍａｎｃｅｓｔｕｄｙｗｉｔｈｌｏｗｓｕｐｐｌｙｖｏｌｔａｇｅ． Ｋｅｙｗｏｒｄｓ：　ｌｏｗｖｏｌｔａｇｅ；ｐｒｏｂａｂｉｌｉｓｔｉｃｄｅｖｉｃｅ；ｐｒｏｂａｂｉｌｉｓｔｉｃｍｏｄｅｌ；ｓｔａｔｅｔｒａｎｓｆｅｒｍｅｔｈｏｄ 耗计算是ＣＭＯＳ器件设计的一个挑战。低功耗