实验3 数码管显示实验.ppt

实验目的 复习ADS环境下的编程，可执行文件的下载以及程序的调试 通过实验掌握处理器利用数据总线挂带外设的方法 掌握八段数码管的显示控制方法 掌握裸机系统下采用汇编语言和C语言实现数码管显示的编程方法 实验内容 一、验证实验： 编程实现6个数码管循同时先以正序显示0~F字符，然后再以逆序显示F~0，并不断循环。 二、设计实验： 用6个八段数码管显示自己学号的最后6位数。 实验说明 八段数码管由八个发光二极管组成。 右下角一个点形的发光二级管作为小数点用。 八段数码管可分为共阴极数码管和共阳极数码管两种。 主要可用于显示0~F十六进制数。 本实验采用的数码管为共阳极数码管。 0 1 2 3 4 5 6 7 8 9 A b C d E F C0 F9 A4 B0 99 92 82 F8 80 90 88 83 C6 A1 86 8E 8段共阴极LED数码管结构及显示码的构成 1. 共阳极数码管的结构及数字显示码 a g b c d e f h h g f e d c b a 段数据信号线 位选通信号线 段数据驱动线 D7 D6 D5 D4 D3 D2 D1 D0 h g f e d c b a h g f e d c b a 2. 8段数码管显示数字0~F的段安排 显示码 (16进制) 接处理器 数据总线 h a PA7 PA0 1、将8位显示码输出到数码管段数据端(经过8D锁存器)同时产生段选通信号。 2、产生某位数码管选通的位数据选通信号。 D0 Q0 D1 Q1 D2 Q2 D3 Q3 D4 Q4 D5 Q5 D6 Q6 D7 Q7 CLK CLR a g b c d e f h nCS SEG1 3.3V ED0 ED1 ED2 ED3 ED4 ED5 ED6 ED7 数码管6 8D锁存器 处理器 数据总线 段数据选通 nCS SEG2 位数据选通 74LVCH273 8段共阳极数码管显示过程： 8D锁存器结构及工作原理 CLK D Q D Q CLK D0 D7 Q0 Q7 CLR 8位锁存器74LVCH273功能表 锁存器就是带三态输出的D触发器，通常以8个D触发器为一个封装。 74LVCH273就是一个典型的8D锁存器。 当MR为高电平时，CP脉冲上升沿将使得输出Qi等于其输入Di。 若CP脉冲无上升沿，则Di的变化不会影响Qi的状态，这种现象称为锁存。 CLR CLK 操 作 1 Qi = Di 1 其它 Qi =不变 0 X Qi =高阻态 CLK Vcc Q7 D7 D6 Q6 Q5 D5 D4 Q4 CLK CLR Q0 D0 D1 Q1 Q2 D2 D3 Q3 GND 74LVCH273 6位共阳数码管动态循环显示电路原理图 6个数码管的段数据和位数据分别由2个8D锁存器74LVCH273加以驱动。 段显示码数据的最低位到最高位分别对应数码管的a段到h段。 CPU首先向口地址0出段数据(显示码)，然后向口地址 0出位数据(仅使需要显示当前段数据的数码管被选通)。 g b c e f h 第1位 数码管 第6位 数码管 74LVCH273 A31~ A0 2440处理器 ED7~ED0 地 址 译 码 288H D0 Q0 D1 Q1 D2 Q2 D3 Q3 D4 Q4 D5 Q5 D6 Q6 D7 Q7 CLK CLR nCS SEG2 段数据选通 D0 Q0 D1 Q1 D2 Q2 D3 Q3 D4 Q4 D5 Q5 D6 Q6 D7 Q7 CLK CLR nCS SEG1 位数据选通 地址总线 数据总线 ED5~ED0 a PA0 0x200070000 0x200060000 74LVCH273 a b c d e f g h h a h b c e d f g 数码管驱动电路(只画出6#数码管)及驱动程序 H nCS SEG1 nCS SEG2 3.3V 3.3V 3.3V 3.3V 3.3V S3C2440数据线 (对应口地址 =0 (对应口地址 =0 接数码管1 接数码管6 注：”0”电平 三极管导通 (