schematic composer关于cadence原理图.pptVIP

mos管的主要参数 multiplier 表示几个管子并联数 Length 表示沟道长度，设计时我们按照长沟道设计L取值＝1um Total Width 表示总的沟道宽度 Finger Width 表示一个finger的宽度 Fingers 表示finger的个数 Total width ＝finger witdth×finger width 设计时尽量使mos管接近方形，而不是长条形 一些快捷键 以下是一些常用的快捷键： i 添加元件，即打开添加元件的窗口； [ 缩小两倍； ] 扩大两倍； w 连线（细线）； f 全图显示； p 查看元件属性； m 整体移动（带连接关系）； shift+m 移动（不带连接关系）。 全加器（verilog） 代码如下： module add(s,co,a,b,ci); output[3:0] s; output co; input[3:0] a,b; input ci; reg co; reg[3:0] s; always@(*) begin {co,s}=a+b+ci; end endmodule 两种方法比较 元器件输入操作相对来说比较复杂，硬件描述语言就比较简便的多了，省时省力。 硬件描述语言可能在参数设定方面就不如元器件输入那么详细，可以说两者各有各的优缺点。 差分放大电路图 Schematic composer 添加管脚 Select Add-pin or press p 每一个管脚都有确定的名字和方向（input，output,inputoutput）。 管脚有三种类型： Schematic pins Symbol pins Offsheet pins 电路检查 Press the button of check and save. 生成符号 在 amplifier schematic 窗口中，依次选择：design→create cellview→From cellview，打开Cellview From Cellview 窗口 点击OK，自动生成symbol 全加器（verilog） 同样，建新一个library ，再新建一个cell view,Tool选择Verilog-Editor,点ok。此时会弹出编辑窗口，把verilog代码输入即可。 全加器（verilog） 再新建一个cellview，Tool选择Composer-Symbol，点ok进入。 在 amplifier schematic 窗口中，依次选择：design→create cellview→From cellview，打开Cellview From Cellview 窗口，From view name 为adder1（这就是之前的verilog代码），To View Name 为symbol,点ok。 全加器（verilog） 进入symbol generation options对输入输出端口进行分配，点OK得到Symbol。 添加完后删除！ Schematic Composer 龙光平 集成电路 目录 Cadence 简述 电路图编辑工具schematic composer简介 实例操作演示[差分放大器（原理图）+全加器（Verilog）] Cadence 概述 全球最大的 EDA 公司 提供系统级至版图级的全线解决方案 系统庞杂，工具众多，不易入手 除综合外，在系统设计，在前端设计输入和仿真，自动布局布线，版图设计和验证等领域居行业领先地位 具有广泛的应用支持 电子设计工程师必须掌握的工具之一 Cadence的系统组织结构 大多数 Cadence 工具使用同样的库模型，库结构按目录结构组织数据，这利于不同工具之间的数据交互和一致操作。 物理组织 逻辑组织 目录 库 子目录 单元 子目录 视图 系统组织结构 Terms and Definitions 库（library）：特定工艺相关的单元集合 单元（cell）：构成系统或芯片模块的设计对象 视图（view）：单元的一种预定义类型的表示 CIW：命令解释窗口 Library 、cell 与view三者之间的关系 library(库)的地位相当于文件夹，它用来存放一整个设计的所有数据，包括子单元（cell）以及子单元（cell）中的多种视图（view）。