第四章图的形设计输入方法.ppt

EDA技术 第4章 图形输入设计方法 大纲要求 掌握四位加法器设计实例； 掌握宏功能模块及其使用； 理解LPM宏模块及其使用； 重点：四位加法器设计过程；自顶向下的设计方法；宏功能模块在电路设计中的使用。 难点：LPM宏模块的使用。 4.1 四位加法器设计实例 以一个四位加法器的设计为例，介绍采用图形输入方式进行简单逻辑设计的步骤。 4.1.1 四位加法器逻辑设计 四位加法器是一种可实现两个四位二进制数加法操作的器件。 4.1.1 四位加法器逻辑设计 四位加法器的顶层结构如图所示，有一个半加器和三个全加器串接而成。 4.1.1 四位加法器逻辑设计 半加器的逻辑真值表为： 4.1.1 四位加法器逻辑设计 由逻辑式可以得到如图所示的逻辑图 4.1.1 四位加法器逻辑设计 全加器的真值表为： 4.1.1 四位加法器逻辑设计 所以可得全加器如图所示，由两个半加器和一个或门组成。 4.1.2 半加器模块设计过程 （2）选择“File”?“New”命令，打开“New”对话框 4.1.2 半加器模块设计过程 4.1.2 半加器模块设计过程 （4）在“Graphic Editor”窗口空白处单击右键，弹出快捷菜单，选择“Enter Symbol”项，或双击“Graphic Editor”窗口中空白部分亦可。 4.1.2 半加器模块设计过程 （5）在“Enter Symbol”对话框的“Symbol Libraries:”列表框中双击基本逻辑元件库prim的路径，“Symbol Files”列表中将显示该库中所有的符号文件。 （6）在“Symbol Files:”中选择“input”符号文件，单击“OK”按钮，在“Graphic Editor”窗口中出现“INPUT”元件符号。 4.1.2 半加器模块设计过程 （7）按照（4）~（6）的方法，分别在“Graphic Editor”窗口中再添加一个“INPUT”、“AND2”、“NOT”和“XNOR”元件符号。 技巧：按住“Ctrl”键，用鼠标拖动，可以重复添加元件。 4.1.2 半加器模块设计过程 4.1.2 半加器模块设计过程 （8）将鼠标移动到元件管脚端，鼠标形状将自动变为“+”，单击并拖动鼠标至另一个元件符号的关键端，将生成一条连线将这两个元件管脚连接起来。按照半加器原理图，将“Graphic Editor”窗口中的元件连接起来。 4.1.2 半加器模块设计过程 （9）双击左上角的“INPUT”元件，选中“INPUT”元件中的“PIN_NAME”文本，将其改为自定义管脚名“a”。 （10）将其它元件名称也改为自定义的管脚名。 4.1.2 半加器模块设计过程 （11）选择“File”?“Save As”命令，打开“Save As”对话框。 （12）在“Save As”对话框中设置工作目录，并将已经设计好的文件命名为“hsa.gdf”，单击“OK”按钮，将文件存盘。 4.1.2 半加器模块设计过程 （13）选择“File”?“Project”?“Set Project to Current File”命令，将“hsa.gdf”文件设置为当前项目。 当设置一个文件为一个当前项目时，MAX+PLUS II窗体标题栏将显示该文件的完整路径。 4.1.2 半加器模块设计过程 （14）选择“Assign”?“Device”命令，打开“Device”对话框。 4.1.2 半加器模块设计过程 （15）在“Device”对话框的“Device Family”下拉列表栏中选择“ACEX1K”系列的EP1K100QC208-3芯片。 （16）选择“MAX+plus II”?“Compiler”命令，打开“Compiler”窗体。 4.1.2 半加器模块设计过程 （17）选择“Processing”?“Function SNF Extractor”命令，将“Compiler”窗体设置为功能仿真编译器。 4.1.2 半加器模块设计过程 （18）在“Compiler”窗体中单击“Start”按钮，开始对半加器文件“hsa.gdf”进行编译。 如果编译出现错误，则自动停止编译，并提示错误的位置和类型。 4.1.2 半加器模块设计过程 （19）选择“MAX+plus II”?“Waveform Editor”命令，打开“Waveform Editor”窗口。 4.1.2 半加器模块设计过程 （20）选择如图所示的“Node” ? “Enter Node from SNF”命令，打开“Enter Node from SNF”对话框。 4.1.2 半加器模块设计过程 （21）在“Enter Nodes from SNF”对话框中单击“List”按钮，将设计的节点都调入“Ava