一位全加器HSPICE设计.doc

设计一·四路与非电路的Hspice设计。 设计二·一位全加器电路的Hspice设计。 专 业 电子科学与技术 学 号 学生姓名 指导老师 汪再兴 设计一·四路与非门的设计 一·设计目的： 1、学习使用电路设计与仿真软件HSPICE，练习用网表文件来描述模拟电路，并熟悉应用HSPICE内部元件库； 2、熟悉用MOS器件来设计四位逻辑输入与非门电路。 二·原理（说明） 1．与非门 与非门是与门和非门的结合，先进行与运算，再进行非运算。与运算输入要求有两个，如果输入都用0和1表示的话，那么与运算的结果就是这两个数的乘积。如1和1（两端都有信号），则输出为1；1和0，则输出为0；0和0，则输出为0当输入端A、B、、中只要有一个为低电平时，就会使与它相连的NMOS管截止，与它相连的PMOS管导通，输出为高电平；仅当A、B、、全为高电平时，才会使个串联的NMOS管都导通，使个并联的PMOS管都截止，输出为低电A B C D Y 0 0 0 0 1 0 0 0 1 1 0 0 1 0 1 0 0 1 1 1 0 1 0 0 1 1 0 0 0 1 1 0 0 1 1 1 0 1 0 1 1 0 1 1 1 1 1 0 0 1 1 1 0 1 1 1 1 1 0 1 1 1 1 1 0 4路与非门mos管的电路图： 三·设计过程： Hspice要进行仿真的时候，应事先编写好网表文件，再通过导入网表文件进行仿真。 输入的网表文件（.sp）包含以下内容： 电路网表（子电路和宏，电源等） （2）声明所要使用的库 （3）说明要进行的分析 （4）说明所要求的输出 输入的网表文件和库文件可以由原理图的网表生成器或者文本编写产生。输入的网表文件中的第一行必须是标题行，并且.ALTER辅助模型只能出现在文件最后的.end语句之前，除此之外，其他语句可任意排列。 通过文本编写好的网表文件如下 4NAND CMOS .OPTIONS LIST NODE POST .OP .TRAN 200P 60N M1 OUT 4 VCC VCC PCH L=1U W=20U M2 OUT 5 VCC VCC PCH L=1U W=20U M3 OUT 6 VCC VCC PCH L=1U W=20U M4 OUT 7 VCC VCC PCH L=1U W=20U M5 1 4 0 0 NCH L=1U W=20U M6 2 5 1 1 NCH L=1U W=20U M7 3 6 2 2 NCH L=1U W=20U M8 OUT 7 3 3 NCH L=1U W=20U VCC VCC 0 5 V1 4 0 PULSE .2 4.8 2N 1N 1N 5N 10N V2 5 0 PULSE .2 4.8 2N 1N 1N 5N 20N V3 6 0 PULSE .2 4.8 2N 1N 1N 5N 10N V4 7 0 PULSE .2 4.8 2N 1N 1N 5N 20N C OUT 0 .01p .MODEL PCH PMOS LEVEL=1 .MODEL NCH NMOS LEVEL=1 .END 将网表文件导入HSpui中进行仿真，得到lis等文件，并用Avanwaves软件进行观察结果。 结果图如下： 四·仿真分析 延迟分析： 在网表文件中添加下列语句 .measure tran tpdr trig v(4) val=2.5 rise=1 targ v(out) val=2.5 fall=1 .measure tran tpdf trig v(4) val=2.5 rise=1 targ v(out) val=2.5 fall=1 .measure tpd param=(tpdr+tpdf)/2 并在.lis文件中查看结果，结果如下： ****** transient analysis tnom= 25.000 temp= 25.000 ***** tpdr= 340.1950p targ= 2.8402n trig= 2.5000n tpdf= 340.1950p targ= 2.8402n trig= 2.5000n tpd= 340.1950p 功耗分析： 在网表文件中添加.op语句，并在仿真结果.lis文件中查看： **** voltage sources subckt element 0:v1