SOC芯片DFT研究与设计-2017年11月.pdfVIP

电 子 与 封 装 第9 卷第0 1 期 电 子 与 封 装 第9 卷，第0 1 期 总 第69 期 Vol .9 ，N o .0 1 ELECTRONICS PACKAGING 2009 年0 1 月 电 路 设 计 SOC 芯片DFT 研究与设计 杨 兵，魏敬和，王国章，虞致国 （中国电子科技集团公司第58 研究所，无锡2 14035 ） 摘　要：文章首先介绍了SOC 系统的DFT 设计背景和DFT 的各种测试机理，包括基于功能的总线 测试机理、基于边界扫描链的测试机理、基于插入扫描电路的测试机理以及基于存储器自测试的 测试机理。然后以某专用SOC 芯片为例提出了SOC 电路的DFT 系统构架设计和具体实现方法。主 要包括：含有边界扫描B SD 嵌入式处理器的边界扫描B SD 设计，超过8 条内嵌扫描链路的内部扫 描SCAN 设计，超过4 个存储器硬IP 的存储器自测试MBIST ，以及基于嵌入式处理器总线的功能 测试方法。最后提出了该SOC 系统DFT 设计的不足。 关键词：系统芯片；边界扫描设计；存储器测试；扫描链；可测性设计 中图分类号：TN402　 　　文献标识码：A　　　文章编号：1681-1070 （2009）01-0028-04 Research and Design of SOC DFT YANG Bing, WEI Jing-he, WANG Guo-zhang,YU Zhi-guo （China Electronic Technology Group Corp oration No.58 Research Institute ,Wuxi 2 14035,China ） Abstract: This paper introduces DFT design background and variable DFT testing ways of SOC firstly,which include function testing , boundary-scan-chain testing,inserting inside scan-chain testing and MBIST. Then this paper puts forward the DFT system architecture and realization for a special SOC chip, which inlude whole BSD design inluding an inbeded processor with BSD circuit, scan-chain design with over eight scan-chains, MBIST design with four memories and function testing way based on inbeded processor bus.At last the paper puts forward the fault of this SOC DFT design. Key words:SOC; BSD; MBIST; scan; DFT 市时间；但同时基于IP 的SOC 的出现也给可测性设 1 引言 计带来了很大的挑战。首先，SOC 芯片中往往集成 各种不同类型的IP ，例如处理器、存储器、模拟电 半导体技术的进步己经