于FPGA音乐硬件演奏电路设计.doc

目 录 摘 要 I 1 系统设计总述 1 1.1 设计要求 1 1.2 系统组成 1 2 总体程序设计 4 2.1 顶层模块设计流程图 4 2.2 顶层电路VHDL程序设计 4 3 单元模块程序设计 6 3.1 音乐节拍和音调发生器模块 6 3.2 音乐谱对应分频预置数查表电路模块 7 3.3 音乐谱对应分频预置数查表电路模块 9 3.4 乐曲演奏音符数据文件（《妈妈的吻》） 11 3.5 定制音符数据的ROM文件 12 4 VHDL音乐硬件演奏电路系统仿真与调试 15 4.1 NoteTabs音乐节拍和音调发生器模块的仿真 15 4.2 ToneTaba分频预置数查表模块的仿真 15 4.3 Speakera音乐符数控分频模块的仿真 16 4.4 扩大此音乐硬件演奏电路的通用性 18 5 心得体会 20 参考文献 21 根据国家教委与专业教学委员会对教育机构的要求，为培养适应我国21世纪国民经济发展需要的电子设置人才；同时基于国家教委面向21世纪电工电子课程体系改革和电工电子工科教学基地建设两项教学改革研究成果。要求高等专科学校学生能够自己动手完成简单数字器件的设计。这不但反应了我国当前在电子电路的实验教学体系、内容和方法上的改革思路和教学水平的提高，更重要的是在加强以传统电子设计方法为基础的工程设计训练的同时，使学生能够尽快掌握现代电子设计自动化技术的新方法、新工具和新手段系统的、科学的培养了学生的实际动手能力、理论联系实际的能力、工程设计能力，创新能力，提高了学生对基础实验的兴趣。 本次设计在EDA开发平台QUARTUS II 6.0上利用VHDL语言设计数控分频器电路，利用数控分频的原理设计音乐硬件演奏电路，并定制LPM-ROM存储音乐数据，以“梁祝”和“月亮代表我的心”两首乐曲为例，将音乐数据存储到LPM-ROM，就达到了以纯硬件的手段来实现乐曲的演奏效果。只要修改LPM-ROM所存储的音乐数据，将其换成其他乐曲的音乐数据，再重新定制LPM-ROM，连接到程序中就可以实现其它乐曲的演奏。 本设计采用的是的实验，FPGA目标芯片型号为Altera公司的Cyclone系列中的。芯片配置成功后即可进行硬件测试：选择实验电路结构图，发音输出接SPEAK，当乐曲一遍演奏完成后，乐曲发生器能自动从头开始循环演奏。 FPGA/CPLD，音乐硬件演奏电路，VHDL语言设计，QUARTUS II 6.0 1 系统设计总述 1.1 设计要求 EDA工具——开放设计试验箱和硬件描述语言VHDL。本课题以歌曲《妈妈的吻》来实现乐曲播放电路的功能。 （1）顺序播放乐曲功能用EDA实验箱上的数字功率放大器LM1.2 系统组成 （1）音乐硬件演奏电路基本原理 硬件电路的发声原理，声音的频谱范围约在几十到几千赫兹，若能利用程序来控制FPGA芯片某个引脚输出一定频率的矩形波，接上扬声器就能发出相应频率的声音。乐曲中的每一音符对应着一个确定的频率，要想FPGA发出不同音符的音调，实际上只要控制它输出相应音符的频率即可。乐曲都是由一连串的音符组成，因此按照乐曲的乐谱依次输出这些音符所对应的频，就可以在扬声器上连续地发出各个音符的音调。而要准确地演奏出一首乐曲，仅仅让扬声器能够发生是不够的，还必须准确地控制乐曲的节奏，即乐曲中每个音符的发生频率及其持续时间是乐曲能够连续演奏的两个关键因素。 （2）音符频率的获得 多个不同频率的信号可通过对某个基准频率进行分频器获得。由于各个音符的频率多为非整数，而分频系数又不能为小数，故必须将计算机得到的分频系数四舍五入取整。若基准频率过低，则分频系数过小，四舍五入取整后的误差较大。若基准频率过高，虽然可以减少频率的相对误差，但分频结构将变大。实际上应该综合考虑这两个方面的因素，在尽量减少误差的前提下，选取合适的基准频率。本设计中选取750KHz的基准频率。由于现有的高频时钟脉冲信号的频率为12MHz，故需先对其进行16分频，才能获得750KHz的基准频率。对基准频率分频后的输出信号是一些脉宽极窄的尖脉冲信号（占空比=1/分频系数）。为提高输出信号的驱动能力，以使扬声器有足够的功率发音，需要再通过一个分频器将原来的分频器的输出脉冲均衡为对称方波（占空比=1/2），但这时的频率将是原来的1/2。下表中各音符的分频系数就是从750KHz的基准频率二分频得到的375KHz频率基础上计算得到的。由于最大分频系数是1274，故分频器采用11位二进制计数器能满足要求，乐曲中的休止符，只要将分频系数设为0，即初始值=211-1=2047，此时扬声器不会发声。 表1 各个音符的频率及其对应的分频系数（基准频率375KHz）音符名 频 率(Hz) 分频系数 计数初值 音符名 频率(Hz) 分频系数 计数初值 休止符 3750